半导体器件及其制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号(10)申请公布号CNCN103681329103681329A(43)申请公布日2014.03.26(21)申请号201210332933.1(22)申请日2012.09.10(71)申请人中国科学院微电子研究所地址100029北京市朝阳区北土城西路3#(72)发明人殷华湘秦长亮马小龙陈大鹏(74)专利代理机构北京蓝智辉煌知识产权代理事务所(普通合伙)11345代理人陈红(51)Int.Cl.H01L21/336(2006.01)H01L29/78(2006.01)H01L29/06(2006.01)权权利要求书1页利要求书1页说明书5页说明书5页附图11页附图11页(54)发明名称半导体器件及其制造方法(57)摘要本发明公开了一种半导体器件制造方法，包括：在衬底上形成沿第一方向延伸的多个鳍片；在鳍片上形成沿第二方向延伸的假栅极堆叠结构；在假栅极堆叠结构两侧的鳍片中形成第一源漏凹槽；在鳍片中第一源漏凹槽下方形成第二源漏凹槽，以及在第二源漏凹槽侧面形成第三源漏凹槽；在第二源漏凹槽和第三源漏凹槽中形成绝缘隔离层；在第一源漏凹槽中形成源漏区，源漏区之间的鳍片构成沟道区；在器件上形成层间介质层；去除假栅极堆叠结构，在层间介质层中留下栅极沟槽；在栅极沟槽中形成栅极堆叠结构。依照本发明的半导体器件及其制造方法，通过横向刻蚀源漏区形成凹槽并且沉积隔离氧化物，对沟道区形成了立体式隔离，有效提高了器件性能。CN103681329ACN1036829ACN103681329A权利要求书1/1页1.一种半导体器件制造方法，包括：在衬底上形成沿第一方向延伸的多个鳍片；在鳍片上形成沿第二方向延伸的假栅极堆叠结构；在假栅极堆叠结构两侧的鳍片中形成第一源漏凹槽；在鳍片中第一源漏凹槽下方形成第二源漏凹槽，以及在第二源漏凹槽侧面形成第三源漏凹槽；在第二源漏凹槽和第三源漏凹槽中形成绝缘隔离层；在第一源漏凹槽中形成源漏区，源漏区之间的鳍片构成沟道区；在器件上形成层间介质层；去除假栅极堆叠结构，在层间介质层中留下栅极沟槽；在栅极沟槽中形成栅极堆叠结构。2.如权利要求1的方法，其中，在衬底上形成沿第一方向延伸的多个鳍片的步骤进一步包括：刻蚀衬底形成沿第一方向延伸的多个沟槽，沟槽之间的衬底剩余部分构成多个鳍片；在沟槽中填充绝缘材料构成浅沟槽隔离；回刻浅沟槽隔离以暴露鳍片的顶部。3.如权利要求1的方法，其中，在鳍片上形成沿第二方向延伸的假栅极堆叠结构的步骤进一步包括：在鳍片和衬底上依次沉积垫氧化层、假栅极层和硬掩模层；光刻/刻蚀硬掩模层形成沿第二方向延伸的硬掩模图案；以硬掩模图案为掩模，刻蚀假栅极层和垫氧化层形成沿第二方向延伸的假栅极堆叠结构。4.如权利要求1的方法，其中，第一源漏凹槽具有垂直侧壁。5.如权利要求1的方法，其中，形成第二和第三源漏凹槽的步骤进一步包括：在假栅极堆叠结构和第一源漏凹槽的侧面形成掩蔽侧墙；各向异性刻蚀鳍片，在第一源漏凹槽的下方形成第二源漏凹槽；各向同性刻蚀鳍片，在第二源漏凹槽的侧面形成第三源漏凹槽。6.如权利要求1的方法，其中，第三源漏凹槽穿通以使得绝缘隔离层完全分隔沟道区与衬底。7.如权利要求1的方法，其中，第三源漏凹槽的截面形状包括∑形、梯形、倒梯形、三角形、D形、C形、矩形及其组合。8.如权利要求1的方法，其中，在第一源漏凹槽中形成源漏区的步骤进一步包括：在第一源漏凹槽中外延生长源漏区；在源漏区中进行第一次源漏掺杂形成源漏延伸区；在假栅极堆叠结构周围形成栅极侧墙；在栅极侧墙两侧的源漏区中进行第二次源漏掺杂形成源漏重掺杂区。9.如权利要求1的方法，其中，源漏区与衬底材质不同以提供应力。10.一种半导体器件，包括：多个鳍片，在衬底上沿第一方向延伸；栅极堆叠结构，在鳍片上沿第二方向延伸；源漏区，位于栅极堆叠结构两侧的鳍片中；沟道区，位于鳍片中源漏区之间；其特征在于，沟道区与衬底之间具有绝缘隔离层。2CN103681329A说明书1/5页半导体器件及其制造方法技术领域[0001]本发明涉及一种半导体器件及其制造方法，特别是涉及一种横向腐蚀并填充绝缘层自动隔离沟道的FinFET及其制造方法。背景技术[0002]在当前的亚20nm技术中，三维多栅器件(FinFET或Tri-gate)是主要的器件结构，这种结构增强了栅极控制能力、抑制了漏电与短沟道效应。[0003]例如，双栅SOI结构的MOSFET与传统的单栅体Si或者SOIMOSFET相比，能够抑制短沟道效应(SCE)以及漏致感应势垒降低(DIBL)效应，具有更低的结电容，能够实现沟道轻掺杂，可以通过设置金属栅极的功函数来调节阈值电压，能够得到约2倍的驱动电流，降低了对于有效栅氧厚度(EOT)的要求。而三栅器件与双栅器件相比