一种集成无源器件的制备方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号(10)申请公布号CN104576497A(43)申请公布日(43)申请公布日2015.04.29(21)申请号201310493375.1(22)申请日2013.10.18(71)申请人中芯国际集成电路制造（上海）有限公司地址201203上海市浦东新区张江路18号(72)发明人戚德奎张海芳(74)专利代理机构北京市磐华律师事务所11336代理人董巍高伟(51)Int.Cl.H01L21/70(2006.01)H01L21/768(2006.01)权利要求书1页说明书7页附图3页(54)发明名称一种集成无源器件的制备方法(57)摘要本发明涉及一种集成无源器件的制备方法，包括：提供衬底，在所述衬底上形成有相互隔离的第一底部金属层和第二底部金属层，所述底部金属层之间形成有间隙；在所述衬底上和底部金属层上沉积PETEOS层，以填充所述间隙；在所述正硅酸乙酯层上沉积高密度等离子体氧化物层；执行平坦化步骤至所述正硅酸乙酯层。在本发明中选用PETEOS20K+10KHDP工艺，虽然在HDP氧化物沉积后由于HDP也会带来较大的应力，但是由于在后续的CMP过程中，绝大多数的HDP氧化物层都会被研磨掉，最终只保留下TEOS层和极少的HDP氧化物，所以相比其它条件，在通孔蚀刻后，不会造成介电层的碎裂，很好的解决了现有技术中存在的问题。CN104576497ACN104576497A权利要求书1/1页1.一种集成无源器件的制备方法，包括：提供衬底，在所述衬底上形成有相互隔离的第一底部金属层和第二底部金属层，所述第一底部金属层和第二底部金属层之间形成有间隙；在所述衬底上和底部金属层上沉积PETEOS层，以填充所述间隙；在所述PETEOS层上沉积高密度等离子体氧化物层；执行平坦化步骤至所述PETEOS层。2.根据权利要求1所述的方法，其特征在于，在执行平坦化步骤之前，所述方法还包括在所述高密度等离子体氧化物层上形成覆盖层的步骤。3.根据权利要求1所述的方法，其特征在于，所述PETEOS层的厚度为10-30千埃。4.根据权利要求1所述的方法，其特征在于，所述高密度等离子体氧化物层的厚度为5-20千埃。5.根据权利要求1所述的方法，其特征在于，所述PETEOS层的厚度为18-22千埃，所述高密度等离子体氧化物层的厚度为8-12千埃。6.根据权利要求1所述的方法，其特征在于，所述底部金属层选用金属铝。7.根据权利要求1所述的方法，其特征在于，所述PETEOS层与所述高密度等离子体氧化物层的厚度比例为2:1。8.根据权利要求1所述的方法，其特征在于，所述方法还包括以下步骤：在所述PETEOS层中形成露出所述底部金属层的金属通孔的步骤。9.根据权利要求8所述的方法，其特征在于，所述金属通孔中包含金属铜。10.根据权利要求1所述的方法，其特征在于，执行平坦化步骤至所述PETEOS层的顶部。2CN104576497A说明书1/7页一种集成无源器件的制备方法技术领域[0001]本发明涉及半导体领域，具体地，本发明涉及一种集成无源器件的制备方法。背景技术[0002]对于高容量的半导体存储装置需求的日益增加，这些半导体存储装置的集成密度受到人们的关注，为了增加半导体存储装置的集成密度，现有技术中采用了许多不同的方法，例如通过减小晶片尺寸和/或改变内结构单元而在单一晶片上形成多个存储单元，对于通过改变单元结构增加集成密度的方法来说，已经进行尝试沟通过改变有源区的平面布置或改变单元布局来减小单元面积。[0003]随着半导体技术的不断发展集成电路以及大型的集成电路得到广泛的应用，组成集成电路的元器件中可以是无源的或者是有源的，当所述元器件为无源器件时成为集成无源器件（integratedpassivedevice，IPD），IPD提供高精度电容及高性能电感等无源器件的集成，目前在射频上的应用成为新热点。[0004]现有技术中所述IPD中无源器件包括无源电阻器、无源电容器以及无源电感器中的多种集成，IPD工艺中高性能电感器件主要是由于在IPD工艺金属层（metal）均采用厚铝/厚铜（3um）工艺，金属层的叠加厚度可大于10um，远远高于传统逻辑工艺中电感的线圈厚度。工艺主要是由2层厚铝和2层厚铜叠加，其结构示意图如图1：[0005]所述IPD结构中包括衬底101，所述衬底101可以选用标准的氧化物隔离硅圆片、高电阻率硅圆片、玻璃圆片和原来为薄膜显示器行业研制的玻璃材料。在所述衬底101上形成底部金属层102，所述底部金属层102通常接地或者作为金属-绝缘层-金属电容（MIM）的底部电极，在该结构中所述MIM包括绝缘层108，以及位于金属层上下的金属层107和底部金属层102，所述底部金属层102为金属铝，所