一种超导集成电路器件的制备方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115915908A(43)申请公布日2023.04.04(21)申请号202211405962.6(22)申请日2022.11.10(71)申请人中国科学院上海微系统与信息技术研究所地址200050上海市长宁区长宁路865号(72)发明人何桂香应利良谢辉彭炜王镇(74)专利代理机构上海光华专利事务所(普通合伙)31219专利代理师余明伟(51)Int.Cl.H10N60/12(2023.01)H10N60/01(2023.01)H10N69/00(2023.01)权利要求书1页说明书5页附图4页(54)发明名称一种超导集成电路器件的制备方法(57)摘要本发明提供一种超导集成电路器件的制备方法，在形成第三绝缘材料层时，先在第三超导材料层表面沉积一定厚度的绝缘材料形成第三绝缘材料层，由于第三绝缘材料层的厚度较大，因此其易在凸角处形成鼓包；接着，采用离子束刻蚀的方法去除具有第一厚度的第三绝缘材料层，从而消除鼓包；最后，在上述结构表面重新沉积具有第一厚度的绝缘材料，最终获得具有平整表面的第三绝缘材料层。本发明提供的超导集成电路器件的制备方法解决了在形成厚度较大的绝缘材料层时易产生的鼓包的问题，从而有效改善了超导集成器件电感层的刻蚀残留问题，避免了层内金属连接时容易产生的短路问题；且本发明提供的超导集成电路器件的制备方法操作简单，大大提高了生产效率。CN115915908ACN115915908A权利要求书1/1页1.一种超导集成电路器件的制备方法，其特征在于，包括如下步骤：S1：提供衬底，并于所述衬底上形成旁路电阻；S2：在步骤S1得到的结构表面形成具有第一开孔的图形化的第一绝缘材料层，且所述第一开孔显露所述旁路电阻；S3：在步骤S2得到的结构表面依次形成第一超导材料层、势垒材料层、第二超导材料层的三层薄膜结构，刻蚀所述三层薄膜结构以形成约瑟夫森结；S4：在步骤S3得到的结构表面依次形成图形化的第二绝缘材料层及图形化的第三超导材料层；S5：在步骤S4得到的结构表面沉积绝缘材料形成图形化的第三绝缘材料层，并采用离子束刻蚀的方法对所述第三绝缘材料层进行修整，去除具有第一厚度的所述绝缘材料，获得具有平整表面的所述第三绝缘材料层；S6：在步骤S5得到的结构表面沉积具有第一厚度的所述绝缘材料，并对所述第三绝缘材料层进行图形化。2.根据权利要求1所述的超导集成电路器件的制备方法，其特征在于，步骤S6之后还包括：在步骤S6得到的结构表面形成图形化的第四超导材料层。3.根据权利要求1所述的超导集成电路器件的制备方法，其特征在于，步骤S4中，刻蚀所述第二绝缘材料层形成第二开孔，且所述第二开孔显露所述约瑟夫森结的上表面。4.根据权利要求1所述的超导集成电路器件的制备方法，其特征在于，所述旁路电阻为Mo层，或Pd层与Ti层的叠层。5.根据权利要求1所述的超导集成电路器件的制备方法，其特征在于，所述第一超导材料层包括氮化铌层及铌层中的至少一种；所述第二超导材料层包括氮化铌层及铌层中的至少一种；所述势垒材料层包括氧化铝层及氮化铝层中的至少一种。6.根据权利要求5所述的超导集成电路器件的制备方法，其特征在于，所述第一超导材料层为铌层；所述第二超导材料层为铌层；所述势垒材料层为铝层及氧化铝层的叠层或铝层及氮化铝层的叠层。7.根据权利要求1所述的超导集成电路器件的制备方法，其特征在于，所述第一绝缘材料层的材料包括SiO2或SiNx。8.根据权利要求1所述的超导集成电路器件的制备方法，其特征在于，所述第一厚度介于100nm～150nm。9.根据权利要求2所述的超导集成电路器件的制备方法，其特征在于，所述第一超导材料层的厚度介于150nm～170nm；所述第三超导材料层的厚度介于300nm～330nm；所述第四超导材料层的厚度介于500nm～540nm。10.根据权利要求1所述的超导集成电路器件的制备方法，其特征在于，所述第一绝缘材料层的厚度介于100nm～120nm；所述第二绝缘材料层的厚度介于250nm～280nm；所述第三绝缘材料层的厚度介于350nm～420nm。2CN115915908A说明书1/5页一种超导集成电路器件的制备方法技术领域[0001]本发明涉及超导集成电路器件设计技术领域，具体的，涉及一种超导集成电路器件的制备方法。背景技术[0002]近年来，超导电子学技术在量子计算、高性能数字集成电路、高灵敏磁场探测、精密物理量标定等领域有着广泛的应用，而超导集成电路器件是超导电子学技术中的关键技术。超导集成电路器件一般由约瑟夫森结和电阻、电感等互相搭配而成，约瑟夫森结和电感是超导集成电路器件的主要结构，其中，约瑟夫森结由超导多层薄膜制备而成；电感一般是由超导材料Nb通过生长、光刻、刻蚀等制备