半导体器件制作方法、半导体器件及电子装置.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN106158826A(43)申请公布日2016.11.23(21)申请号201510179812.1H01L21/768(2006.01)(22)申请日2015.04.16(71)申请人中芯国际集成电路制造（上海）有限公司地址201203上海市浦东新区张江路18号(72)发明人李敏吴永玉(74)专利代理机构北京市磐华律师事务所11336代理人董巍高伟(51)Int.Cl.H01L23/532(2006.01)权利要求书1页说明书5页附图8页(54)发明名称半导体器件制作方法、半导体器件及电子装置(57)摘要本发明提供一种半导体器件的制作方法，其包括：提供半导体衬底，在半导体衬底上形成栅极堆栈，并在所述栅极堆栈四周形成间隙壁；进行局部曝光，以定义要进行局部互连的栅极区域；形成覆盖所述栅极堆栈和间隙壁的光刻胶层，并对所述光刻胶层进行局部刻蚀以去除要进行局部互连的栅极区域内的间隙壁；在半导体衬底和栅极堆栈上沉积多晶硅膜层；刻蚀多晶硅膜层，以保留用于局部互连的多晶硅膜层，并去述多晶硅膜层的其余部分，其中，沿栅极堆栈方向，要进行局部互连的区域相对用于局部互连的多晶硅膜层具有一定延伸；在露出的部分栅极堆栈上形成硅化物，栅极堆栈与所述用于局部互连的多晶硅膜层通过硅化物连接。本发明提出的半导体器件的制作方法，所述栅极堆栈与用于局部互连的所述多晶硅膜层通过所述硅化物连接，因而具有较低的接触电阻。CN106158826ACN106158826A权利要求书1/1页1.一种半导体器件的制作方法，其特征在于，包括下述步骤：步骤a：提供半导体衬底，在所述半导体衬底上形成栅极堆栈，并在所述栅极堆栈四周形成间隙壁；步骤b：形成覆盖所述栅极堆栈和间隙壁的光刻胶层，并对所述光刻胶层进行局部曝光，以定义要进行局部互连的栅极区域；步骤c：进行局部刻蚀以去除所述要进行局部互连的栅极区域内的间隙壁；步骤d：在所述半导体衬底和栅极堆栈上沉积多晶硅膜层；步骤e：刻蚀所述多晶硅膜层，以保留用于局部互连的所述多晶硅膜层，并去除所述多晶硅膜层的其余部分，其中，沿所述栅极堆栈方向，所述步骤b中定义的要进行局部互连的区域相对所述步骤e中用于局部互连的所述多晶硅膜层具有一定延伸，以在步骤e中刻蚀所述多晶硅膜层后，在所述步骤b中定义的要进行局部互连的区域中露出部分栅极堆栈；步骤f：在所述露出的部分栅极堆栈上形成硅化物，所述栅极堆栈与所述用于局部互连的所述多晶硅膜层通过所述硅化物连接。2.根据权利要求1所述的制作方法，其特征在于，所述步骤c中通过干法刻蚀或湿法刻蚀去除所述要进行局部互连的区域内的间隙壁。3.根据权利要求1所述的制作方法，其特征在于，所述多晶硅膜层厚度为4.根据权利要求1所述的制作方法，其特征在于，所述，所述步骤b中定义的要进行局部互连的栅极区域尺寸为0.08μm～0.13μm。5.根据权利要求1所述的制作方法，其特征在于，所述用于局部互连的多晶硅膜层的尺寸为0.09μm～0.2μm。6.根据权利要求1所述的制作方法，其特征在于，沿所述栅极堆栈方向，所述步骤b中定义的要进行局部互连的栅极区域相对所述步骤e中用于局部互连的所述多晶硅膜层延伸为0.015μm～0.03μm。7.一种半导体器件，其特征在于，包括：半导体衬底，位于所述半导体衬底上的多个栅极堆栈，以及相应的源/漏区，所述栅极堆栈之间和/或所述栅极堆栈与所述源/漏区之间通过多晶硅膜层形成局部互连，其中所述局部互连通过权利要求1-6之一所述的方法形成，所述栅极堆栈与所述多晶硅膜层通过硅化物连接。8.一种电子装置，其特征在于，包括如权利要求7所述的半导体器件。2CN106158826A说明书1/5页半导体器件制作方法、半导体器件及电子装置技术领域[0001]本发明涉及半导体技术领域，具体而言涉及一种半导体器件制作方法、半导体器件及电子装置。背景技术[0002]存储器件广泛用于电子装置中以存储数据，比如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)。DRAM一般通过向存储器中重新写入数据使其周期性刷新来保持数据。而SRAM则不需要刷新电路即能保存它内部存储的数据，具有高速度、低功耗与标准工艺相兼容等优点，广泛应用于PC、个人通信、消费电子产品(智能卡、数码相机、多媒体播放器)等领域。[0003]随着存储器件尺寸不断减小，一方面增加了器件密度，另一方面也降低了成本。但是接触孔(contact)尺寸、栅极尺寸、有源区尺寸限制了存储单元减小。SRAM的面积取决于有源区关键尺寸、栅极关键尺寸以及接触孔到栅极的距离，但这些都很难减小。目前一种方法是增加额外的蚀刻步骤来打开栅极间隙壁(sidewall)，然后用另一层多晶硅来形成栅极和栅极或栅极与