半导体器件及其制作方法、电子装置.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN107634062A(43)申请公布日2018.01.26(21)申请号201610565988.5(22)申请日2016.07.18(71)申请人中芯国际集成电路制造（北京）有限公司地址100176北京市大兴区北京经济技术开发区文昌大道18号申请人中芯国际集成电路制造（上海）有限公司(72)发明人陈卓凡张翼英(74)专利代理机构北京市磐华律师事务所11336代理人高伟张建(51)Int.Cl.H01L27/11517(2017.01)权利要求书2页说明书8页附图5页(54)发明名称半导体器件及其制作方法、电子装置(57)摘要本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括：提供半导体衬底，所述半导体衬底包括密集区和稀疏区，在所述半导体衬底上形成有栅极叠层，所述栅极叠层包括浮栅、栅极介电层、控制栅和控制栅硬掩膜层；对所述半导体衬底密集区中的栅极叠层进行图形化以形成位于所述密集区的字线；对所述半导体衬底稀疏区中的栅极叠层进行图形化，以形成位于所述稀疏区的选择栅。该制作方法可以获得更好的器件性能和器件轮廓。该半导体器件和电子装置由于上述制作方法使得性能和良率提高。CN107634062ACN107634062A权利要求书1/2页1.一种半导体器件的制作方法，其特征在于，包括下述步骤：提供半导体衬底，所述半导体衬底包括密集区和稀疏区，在所述半导体衬底上形成有栅极叠层，所述栅极叠层包括浮栅、栅极介电层、控制栅和控制栅硬掩膜层；对所述半导体衬底密集区中的栅极叠层进行图形化以形成位于所述密集区的字线；对所述半导体衬底稀疏区中的栅极叠层进行图形化，以形成位于所述稀疏区的选择栅。2.根据权利要求1所述的半导体器件的制作方法，其特征在于，对所述半导体衬底密集区中的栅极叠层进行图形化以形成位于所述密集区的字线的步骤包括：在所述栅极叠层上形成字线图案层；形成填充所述字线图案层中的间隙并覆盖所述字线图案层的第一填充层，并在所述第一填充层上形成图形化的第一光刻胶层，所述图形化的第一光刻胶层遮蔽所述稀疏区而暴露所述密集区；以所述图形化的第一光刻胶层为掩膜刻蚀所述第一填充层，以将所述图形化的第一光刻胶层的图案转移到所述第一填充层；以所述字线图案层和图形化的第一填充层为掩膜刻蚀所述栅极叠层，以形成位于所述密集区的字线。3.根据权利要求2所述的半导体器件的制作方法，其特征在于，通过自对准双重构图方法形成所述字线图案层。4.根据权利要求2所述的半导体器件的制作方法，其特征在于，在所述第一填充层和所述图形化的第一光刻胶层之间还形成有第一抗反射层。5.根据权利要求2所述的半导体器件的制作方法，其特征在于，在所述栅极叠层和所述字线图案层之间还形成有蚀刻停止层，以所述图形化的第一光刻胶层为掩膜刻蚀所述第一填充层时停止所述蚀刻停止层上。6.根据权利要求2所述的半导体器件的制作方法，其特征在于，在所述栅极叠层和所述字线图案层之间还形成有硬掩膜层，在刻蚀所述栅极叠层之前先以所述字线图案层和图形化的第一填充层为掩膜刻蚀所述硬掩膜层。7.根据权利要求1所述的半导体器件的制作方法，其特征在于，对所述半导体衬底稀疏区中的栅极叠层进行图形化，以形成位于所述稀疏区的选择栅的步骤包括：形成填充所述字线之间的间隙并覆盖所述字线的第二填充层；在所述第二填充层上形成图形化的第二光刻胶层，所述图形化的第二光刻胶层遮蔽所述密集区和待形成所述选择栅的区域，而暴露所述选择栅之间区域；以所述图形化的第二光刻胶层为掩膜刻蚀所述第二填充层和所述稀疏区中的栅极叠层，以形成位于所述稀疏区的选择栅。8.根据权利要求7所述的半导体器件的制作方法，其特征在于，在所述第二填充层和所述图形化的第二光刻胶层之间还形成有第二抗反射层。9.一种采用如权利要求1-8中任意一项所述的制作方法制作的半导体器件，其特征在于，包括：半导体衬底，所述半导体衬底上形成有字线和选择栅，所述字线和选择栅包括由2CN107634062A权利要求书2/2页隧穿氧化层、浮栅、栅极介电层、控制栅和控制栅硬掩膜层构成的叠层结构。10.一种电子装置，其特征在于，包括如权利要求9所述的半导体器件以及与所述半导体器件相连接的电子组件。3CN107634062A说明书1/8页半导体器件及其制作方法、电子装置技术领域[0001]本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法、电子装置。背景技术[0002]随着半导体制程技术的发展，在存储装置方面已开发出存取速度较快的快闪存储器(flashmemory)。快闪存储器具有可多次进行信息的存入、读取和擦除等动作，且存入的信息在断电后也不会消失的特性，因此，快闪存储器已成为个人电脑和电子设备所广泛采用的一种非易失性存