栅氧化层的制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN108878278A(43)申请公布日2018.11.23(21)申请号201810696546.3(22)申请日2018.06.29(71)申请人上海华虹宏力半导体制造有限公司地址201203上海市浦东新区张江高科技园区祖冲之路1399号(72)发明人施洋(74)专利代理机构上海浦一知识产权代理有限公司31211代理人郭四华(51)Int.Cl.H01L21/28(2006.01)H01L29/423(2006.01)权利要求书1页说明书2页附图1页(54)发明名称栅氧化层的制造方法(57)摘要本发明公开了一种栅氧化层的制造方法，包括步骤：步骤一、提供表面形成有第一介质层的半导体衬底并形成光刻胶图形。步骤二、以光刻胶图形为掩膜对第一介质层进行刻蚀。步骤三、在去胶机台中进行去胶，在去胶的同时在第一介质层的保留区域外形成栅氧化层。本发明能提高栅氧化层的生长速率，降低工艺成本。CN108878278ACN108878278A权利要求书1/1页1.一种栅氧化层的制造方法，其特征在于，包括如下步骤：步骤一、提供半导体衬底，在所述半导体衬底上形成有第一介质层，在所述第一介质层上涂布光刻胶并进行光刻形成光刻胶图形，所述光刻胶图形的覆盖区域为所述第一介质层的保留区域，所述光刻胶图形的打开区域为所述第一介质层的去除区域；步骤二、以所述光刻胶图形为掩膜对所述第一介质层进行刻蚀并将所述光刻胶图形的打开区域的所述第一介质层都去除；步骤三、将所述半导体衬底放置在去胶机台中进行去胶，在去胶的同时在所述第一介质层的保留区域外的所述半导体衬底表面形成栅氧化层。2.如权利要求1所述的栅氧化层的制造方法，其特征在于：所述半导体衬底为硅衬底。3.如权利要求2所述的栅氧化层的制造方法，其特征在于：所述第一介质层为由第一氧化层、第二氮化层和第三氧化层叠加而成的ONO层。4.如权利要求3所述的栅氧化层的制造方法，其特征在于：所述ONO层作为SONOS器件的栅介质层。5.如权利要求3所述的栅氧化层的制造方法，其特征在于：步骤二中的刻蚀工艺为干法刻蚀。6.如权利要求3所述的栅氧化层的制造方法，其特征在于：步骤三中，去胶的工艺参数包括：温度为250℃±20℃；工艺气体包括：O2、H2和N2。7.如权利要求6所述的栅氧化层的制造方法，其特征在于：所述栅氧化层的氧化速率通过调节所述去胶的环境压力控制，所述栅氧化层的厚度为8.如权利要求6所述的栅氧化层的制造方法，其特征在于：所述去胶的时间为60秒以内。9.如权利要求1或7所述的栅氧化层的制造方法，其特征在于：所述栅氧化层为MOS晶体管的栅氧化层。2CN108878278A说明书1/2页栅氧化层的制造方法技术领域[0001]本发明涉及一种半导体集成电路制造方法，特别是涉及一种栅氧化层的制造方法。背景技术[0002]在集成电路中，MOS晶体管如PMOS管和NMOS管的栅极结构通常都采用栅氧化层(GateOxide)叠加多晶硅栅的结构。栅氧化层位于多晶硅栅和底部的半导体衬底如硅衬底之间，对于MOS晶体管的特性有很重要的影响。[0003]现有工艺中，栅氧化层的生长工艺大多使用炉管生长，其时间较长，效率较慢。如果能进一步提高栅氧化层的生产效率，缩短生长时间，则势必能达到降低的工艺成本。发明内容[0004]本发明所要解决的技术问题是提供一种栅氧化层的制造方法，能提高栅氧化层的生长速率，降低工艺成本。[0005]为解决上述技术问题，本发明提供的栅氧化层的制造方法包括如下步骤：[0006]步骤一、提供半导体衬底，在所述半导体衬底上形成有第一介质层，在所述第一介质层上涂布光刻胶并进行光刻形成光刻胶图形，所述光刻胶图形的覆盖区域为所述第一介质层的保留区域，所述光刻胶图形的打开区域为所述第一介质层的去除区域。[0007]步骤二、以所述光刻胶图形为掩膜对所述第一介质层进行刻蚀并将所述光刻胶图形的打开区域的所述第一介质层都去除。[0008]步骤三、将所述半导体衬底放置在去胶机台中进行去胶，在去胶的同时在所述第一介质层的保留区域外的所述半导体衬底表面形成栅氧化层。[0009]进一步的改进是，所述半导体衬底为硅衬底。[0010]进一步的改进是，所述第一介质层为由第一氧化层、第二氮化层和第三氧化层叠加而成的ONO层。[0011]进一步的改进是，所述ONO层作为SONOS器件的栅介质层。[0012]进一步的改进是，步骤二中的刻蚀工艺为干法刻蚀。[0013]进一步的改进是，步骤三中，去胶的工艺参数包括：[0014]温度为250℃±20℃；[0015]工艺气体包括：O2、H2和N2。[0016]进一步的改进是，所述栅氧化层的氧化速率通过调节所述去胶的环境压力控制，所述栅氧化层的厚度为[00