预览加载中,请您耐心等待几秒...
1/6
2/6
3/6
4/6
5/6
6/6

在线预览结束,喜欢就下载吧,查找使用更方便

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN113223947A(43)申请公布日2021.08.06(21)申请号202110410686.1(22)申请日2021.04.14(71)申请人华虹半导体(无锡)有限公司地址214028江苏省无锡市新吴区新洲路30号申请人上海华虹宏力半导体制造有限公司(72)发明人赵旭东余晴唐怡(74)专利代理机构上海浦一知识产权代理有限公司31211代理人罗雅文(51)Int.Cl.H01L21/28(2006.01)权利要求书1页说明书3页附图1页(54)发明名称栅氧化层的形成方法(57)摘要本申请公开了一种栅氧化层的形成方法,涉及半导体制造领域。该栅氧化层的形成方法包括通过炉管湿氧化工艺在硅衬底表面形成第一层氧化层;通过快速热氧化工艺在所述第一层氧化层表面形成第二层氧化层,所述第一层氧化层和所述第二层氧化层构成栅氧化层;解决了目前栅氧化层的制作过程容易导致的栅氧化层‑硅衬底界面的界面陷阱电荷问题;达到了降低了硅衬底和栅氧化层的界面中的氮含量,保证器件性能的效果。CN113223947ACN113223947A权利要求书1/1页1.一种栅氧化层的形成方法,其特征在于,所述方法包括:通过炉管湿氧化工艺在硅衬底表面形成第一层氧化层;通过快速热氧化工艺在所述第一层氧化层表面形成第二层氧化层,所述第一层氧化层和所述第二层氧化层构成栅氧化层。2.根据权利要求1所述的方法,其特征在于,在通过炉管湿氧化工艺形成所述第一层氧化层的过程中,氧化温度为720℃‑800℃,氧化时间为10min‑20min。3.根据权利要求1或2所述的方法,其特征在于,在通过炉管湿氧化工艺形成所述第一层氧化层的过程中,氢气流量为1slm‑7slm,氧气流量为1slm‑7slm。4.根据权利要求1所述的方法,其特征在于,所述第一层氧化层的厚度为20埃至50埃。5.根据权利要求1所述的方法,其特征在于,在通过快速热氧化工艺形成所述第二层氧化层的过程中,氧化温度为900℃‑1100℃,氧化时间为5s‑60s。6.根据权利要求1或5所述的方法,其特征在于,在通过快速热氧化工艺形成所述第二层氧化层的过程中,采用纯氧氧化,氧气流量为10slm‑30slm。7.根据权利要求1所述的方法,其特征在于,所述第二层氧化层的厚度为5埃至20埃。2CN113223947A说明书1/3页栅氧化层的形成方法技术领域[0001]本申请涉及半导体制造领域,具体涉及一种栅氧化层的形成方法。背景技术[0002]在半导体器件的制作过程中,涉及对硅片的氧化处理,通过氧化工艺在硅片表面形成氧化层。栅氧化层是MOS器件中重要的结构。[0003]在深亚微米工艺中,薄栅氧化层采用炉管工艺生长。在炉管栅氧工艺中,湿氧氧化结束后,紧跟着利用氮气退火工艺,以提升栅氧化层的质量、降低栅氧化层‑硅界面的界面陷阱电荷。[0004]在实际生成过程中,氮气退火后,氮元素会在栅氧化层‑硅界面处聚集,造成界面的氮元素富集状态,会影响器件性能。发明内容[0005]为了解决相关技术中的问题,本申请提供了一种栅氧化层的形成方法。该技术方案如下:[0006]第一方面,本申请实施例提供了一种栅氧化层的形成方法,该方法包括:[0007]通过炉管湿氧化工艺在硅衬底表面形成第一层氧化层;[0008]通过快速热氧化工艺在第一层氧化层表面形成第二层氧化层,第一层氧化层和第二层氧化层构成栅氧化层。[0009]可选的,在通过炉管湿氧化工艺形成第一层氧化层的过程中,氧化温度为720℃‑800℃,氧化时间为10min‑20min。[0010]可选的,在通过炉管湿氧化工艺形成第一层氧化层的过程中,氢气流量为1slm‑7slm,氧气流量为1slm‑7slm。[0011]可选的,第一层氧化层的厚度为20埃至50埃。[0012]可选的,在通过快速热氧化工艺形成第二层氧化层的过程中,氧化温度为900℃‑1100℃,氧化时间为5s‑60s。[0013]可选的,在通过快速热氧化工艺形成第二层氧化层的过程中,采用纯氧氧化,氧气流量为10slm‑30slm。[0014]可选的,第二层氧化层的厚度为5埃至20埃。[0015]本申请技术方案,至少包括如下优点:[0016]通过炉管湿氧化工艺在硅衬底表面形成第一层氧化层;通过快速热氧化工艺在第一层氧化层表面形成第二层氧化层,第一层氧化层和第二层氧化层构成栅氧化层;解决了目前栅氧化层的制作过程容易导致的栅氧化层‑硅衬底界面的界面陷阱电荷问题;达到了降低了硅衬底和栅氧化层的界面(Si‑SiO2界面)中的氮含量,保证器件性能的效果。3CN113223947A说明书2/3页附图说明[0017]为了更清楚地说明本申请具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现