一种MOSFET栅氧化层电容校准结构.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN108899320A(43)申请公布日2018.11.27(21)申请号201810800725.7(22)申请日2018.07.20(71)申请人上海华力微电子有限公司地址201203上海市浦东新区张江高科技园区高斯路568号(72)发明人韩晓婧彭兴伟(74)专利代理机构上海思微知识产权代理事务所(普通合伙)31237代理人智云(51)Int.Cl.H01L27/098(2006.01)H01L23/528(2006.01)权利要求书1页说明书3页附图3页(54)发明名称一种MOSFET栅氧化层电容校准结构(57)摘要本发明提出一种MOSFET栅氧化层电容校准结构，包括：有源区本体；栅极，位于所述有源区本体之上；源极和漏极，位于所述有源区本体的两端，且所述源极和所述漏极分别位于所述栅极的两侧；阱区，位于所述有源区本体和栅极外侧，所述阱区上设置有接触孔。本发明提出的MOSFET栅氧化层电容校准结构，在通常的MOSFET栅氧化层电容校准结构中保留有源区和栅极多晶硅，仅去除源漏极和栅极上的contact，可以去除包括源漏互联线对栅的寄生电容、源漏互联线对阱的寄生电容、栅上互联线对阱的寄生电容等在内的一系列寄生电容，从而进行更为精确的校准，得到更准确的MOSFET栅氧化层电容仿真模型。CN108899320ACN108899320A权利要求书1/1页1.一种MOSFET栅氧化层电容校准结构，其特征在于，包括：有源区本体；栅极，位于所述有源区本体之上；源极和漏极，位于所述有源区本体的两端，且所述源极和所述漏极分别位于所述栅极的两侧；阱区，位于所述有源区本体和栅极外侧，所述阱区上设置有接触孔。2.根据权利要求1所述的MOSFET栅氧化层电容校准结构，其特征在于，所述源极、漏极和栅极不具有接触孔，通过测量此结构得到寄生电容。3.根据权利要求1所述的MOSFET栅氧化层电容校准结构，其特征在于，所述栅极和阱区设置有金属互连线。4.根据权利要求1所述的MOSFET栅氧化层电容校准结构，其特征在于，所述阱区通过金属互连线连接于所述源极和漏极。2CN108899320A说明书1/3页一种MOSFET栅氧化层电容校准结构技术领域[0001]本发明涉及半导体集成电路制造领域，且特别涉及一种MOSFET栅氧化层电容校准结构。背景技术[0002]现有技术中用于提取MOSFET栅氧化层电容的测试结构一直包含源漏接触孔和互连，因此测量到的栅氧化层电容相应的包含这部分互连寄生电容。在线宽大于0.18微米的制成中，这部分互连寄生电容占的比重较小，被忽略掉，但是在线宽小于0.18微米制成中，互连寄生电容比重越来越大，并对电路性能具有较大影响，已经不能忽略，必须去除源漏接触孔和互连对栅同源漏交叠电容的影响。在特征线宽小于或等于0.13微米的制程中，提取栅与源漏的交叠电容时，会包含源漏接触孔到栅的电容。如果不减去这部分电容，最后生成器件模型时，这部分电容会包括在模型中。后仿提取电路网表时，倘若也提取了这部分电容，在电路仿真中，栅的电容就会被重复计算，得到的仿真结果也会有误差，并且这部分误差随着线宽的缩小会越来越大。[0003]标准MOSFET栅氧化层电容结构示意图如图1，包括源级10，漏极20，栅极30，阱区40以及互连线50，所述源级10、漏极20、栅极30和阱区40分别具有接触孔60，目前普遍采用的MOSFET栅氧化层电容校准结构是在标准电容结构(图1)上去除有源区(源级10和漏极20)、多晶硅(栅极30)和其上的接触孔50的结构(图2)，通过对这种结构进行测量可以得到去除了一部分寄生效应影响的电容校准值，利用此值与标准电容结构测量值进行运算，可以达到校准电容的效果。但是这种结构校准精度有限，给仿真与后期电路设计带来了一定的误差。[0004]因此，现在普遍采用的MOSFET栅氧化层电容校准结构虽然能去除一部分寄生电容，但是对于因源漏互联线和多晶硅以及栅上互连线产生的寄生电容却无法去除，导致这部分寄生电容仍然残留在栅氧化层电容中，以至于在电容拟合中产生误差，造成器件模型不够准确，给电路设计带来影响。发明内容[0005]测量MOSFET栅氧化层电容时量测数据会包含一部分互联寄生电容，给真正的栅氧化层电容带来误差，为了减小由于互联寄生电容造成的误差，需要增加栅氧化层电容校准结构，通过处理标准结构与校准结构数据，去除寄生电容对栅氧化层电容的影响，达到提高栅氧化层电容精确度的目的。但是现在常见的MOSFET栅氧化层电容校准结构能去除的寄生电容有限，电容精确度仍然有待提高。[0006]本发明要解决的技术问题是改进现有的MOSFET栅氧化层电容校准结构，减小MOSFET栅氧化层电容测量值误差，以满足器