纳米线围栅MOS器件及其制备方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN108962750A(43)申请公布日2018.12.07(21)申请号201810745480.2(22)申请日2018.07.09(71)申请人中国科学院微电子研究所地址100029北京市朝阳区北土城西路3号(72)发明人李俊杰徐秋霞周娜殷华湘贺晓彬李俊峰王文武(74)专利代理机构北京康信知识产权代理有限责任公司11240代理人韩建伟谢湘宁(51)Int.Cl.H01L21/335(2006.01)H01L29/775(2006.01)B82Y10/00(2011.01)权利要求书2页说明书7页附图9页(54)发明名称纳米线围栅MOS器件及其制备方法(57)摘要本发明提供了一种纳米线围栅MOS器件及其制备方法。该方法在形成纳米线堆叠之后，先采用覆盖性很强的化学气相沉积工艺将介电材料填充到相邻的纳米线之间具有凹槽，使介电材料能够具有很强的填充能力，从而包裹所述纳米线的鳍结构，然后再形成跨所述鳍结构的假栅，从而使假栅材料不会填充到纳米线之间的凹槽中，进而通过刻蚀去除凹槽中的介电材料，保证了栅堆叠与纳米线之间更好地接触，进而提高了器件的性能。并且，本申请通过先在纳米线之间的凹槽中填充上述介电材料，然后再形成假栅，有效避免了现有技术中凹槽中残留假栅材料的情况，有效地降低了假栅刻蚀步骤的工艺难度，使之与目前主流量产的鳍结构场效应晶体管制造工艺兼容。CN108962750ACN108962750A权利要求书1/2页1.一种纳米线围栅MOS器件的制备方法，其特征在于，包括以下步骤：S1，对衬底(100)进行刻蚀，形成纳米线堆叠，沿垂直于所述衬底(100)的方向上所述纳米线堆叠中相邻的纳米线(130)之间具有凹槽(120)；S2，采用化学气相沉积工艺将介电材料(140)填充到所述凹槽(120)中，形成包裹所述纳米线(130)的鳍结构(141)，所述纳米线(130)的堆叠方向为所述鳍结构(141)的高度方向，所述介电材料(140)；S3，形成跨所述鳍结构(141)的假栅(152)，所述鳍结构(141)由沿长度方向顺次连接的第一鳍体段、第二鳍体段和第三鳍体段组成，所述假栅(152)覆盖所述第二鳍体段，所述纳米线(130)具有被所述第一鳍体段包裹的第一区域、被所述第二鳍体段包裹的第二区域以及被所述第三鳍体段包裹的第三区域；S4，去除所述第一鳍体段和所述第三鳍体段，以使所述纳米线(130)中的所述第一区域和所述第三区域裸露，并在所述第一区域和所述第三区域中形成源/漏极(190)；S5，去除所述假栅(152)及所述第二鳍体段，以使所述纳米线(130)中的所述第二区域裸露，并绕所述第二区域的外周形成栅堆叠结构(210)。2.根据权利要求1所述的制备方法，其特征在于，采用高深宽比填充工艺或原子层沉积工艺填充所述介电材料(140)，优选所述介电材料(140)为SiO2。3.根据权利要求1或2所述的制备方法，其特征在于，所述步骤S2包括以下步骤：S21，在刻蚀后的所述衬底(100)上沉积所述介电材料(140)，以使部分所述介电材料(140)填充于所述凹槽(120)中；S22，对除了填充于所述凹槽(120)之外的所述介电材料(140)进行各向异性刻蚀，以得到包裹所述纳米线(130)的所述鳍结构(141)。4.根据权利要求1所述的制备方法，其特征在于，所述步骤S3包括以下步骤：S31，在刻蚀后的所述衬底(100)上沉积假栅材料，以形成假栅预备层(150)，所述假栅预备层(150)的上表面高于所述鳍结构(141)的上表面；S32，刻蚀所述假栅预备层(150)，以形成位于所述第二鳍体段上方的凸起部(151)，所述凸起部(151)的延伸方向垂直于所述鳍结构(141)的延伸方向；S33，形成包裹所述凸起部(151)的掩膜层(180)，所述掩膜层(180)具有覆盖于所述凸起部(151)两侧表面的侧墙，所述假栅预备层(150)在所述凸起部(151)的两侧具有未被所述掩膜层(180)覆盖的裸露表面；S34，刻蚀去除所述裸露表面对应的部分所述预备层(150)，以形成覆盖所述第二鳍体段的所述假栅(152)。5.根据权利要求1所述的制备方法，其特征在于，在所述步骤S4中，采用缓冲氧化物刻蚀液腐蚀去除所述第一鳍体段和所述第三鳍体段。6.根据权利要求1所述的制备方法，其特征在于，所述步骤S5包括以下步骤：S51，在刻蚀后的所述衬底(100)上沉积绝缘材料(200)并进行平坦化处理，以使所述绝缘材料(200)包裹所述纳米线(130)中的所述第一区域和所述第三区域，并使所述假栅(152)对应所述第二鳍体段的部分表面裸露；S52，依次刻蚀去除所述假栅(152)和所述第二鳍体段，以使所述纳米线(130)中的所述第二