一种沟槽栅IGBT器件及其制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN109873032A(43)申请公布日2019.06.11(21)申请号201711268537.6(22)申请日2017.12.05(71)申请人株洲中车时代电气股份有限公司地址412001湖南省株洲市石峰区时代路169号(72)发明人刘国友朱利恒戴小平罗海辉黄建伟(74)专利代理机构北京聿宏知识产权代理有限公司11372代理人吴大建张杰(51)Int.Cl.H01L29/739(2006.01)H01L29/06(2006.01)H01L21/331(2006.01)权利要求书2页说明书6页附图12页(54)发明名称一种沟槽栅IGBT器件及其制造方法(57)摘要本发明公开了一种沟槽栅IGBT器件及其制造方法。该沟槽栅IGBT器件主要包括：P型基区；通过向P型基区注入N型离子而形成的两个第一N+掺杂区；两个沟槽，其宽度分别小于对应的两个第一N+掺杂区的宽度，使得两个沟槽在靠近彼此的一侧分别留有部分第一N+掺杂区；通过向位于两个部分第一N+掺杂区之间的P型基区注入N型离子而形成的第二N+掺杂区；接触孔，其底部的宽度小于第二N+掺杂区的宽度，使得接触孔两侧留有部分第二N+掺杂区；通过接触孔向P型基区的位于两个部分第一N+掺杂区之间的区域注入P型离子而形成的P+掺杂区；第一金属层。本发明可大幅降低寄生电阻，提高IGBT器件的抗闩锁能力。CN109873032ACN109873032A权利要求书1/2页1.一种沟槽栅IGBT器件，其特征在于，包括：晶圆基片；通过向所述晶圆基片的上表面注入P型离子而形成的P型基区；通过向所述P型基区的至少两个待形成沟槽的区域注入N型离子而形成的至少两个第一N+掺杂区，其中所述两个第一N+掺杂区的厚度均小于所述P型基区的厚度；通过对所述至少两个第一N+掺杂区以及所述至少两个第一N+掺杂区下方各层级与所述至少两个第一N+掺杂区相对应的区域进行刻蚀而形成的至少两个沟槽，其中所述两个沟槽的底部与所述晶圆基片的下表面之间的距离均小于所述P型基区的底部与所述晶圆基片的下表面之间的距离，并且所述两个沟槽的宽度分别小于对应的所述两个第一N+掺杂区的宽度，使得所述两个沟槽在靠近彼此的一侧分别留有部分所述第一N+掺杂区；至少在所述两个沟槽的侧壁和底部上形成的第一氧化层；在形成有所述第一氧化层的两个沟槽内部填充的多晶硅；在填充有所述多晶硅的所述两个沟槽上以及所述P型基区的未刻蚀所述两个沟槽的区域上形成的第二氧化层；通过向所述第二氧化层下方的位于两个部分所述第一N+掺杂区之间的所述P型基区注入N型离子而形成的第二N+掺杂区，其中所述第二N+掺杂区的两端分别与两个部分所述第一N+掺杂区融合；在所述第二氧化层上形成的钝化层；通过对所述第二N+掺杂区的中间区域以及所述第二氧化层和钝化层与所述第二N+掺杂区的中间区域相对应的区域进行刻蚀而形成的位于所述P型基区上的接触孔，其中所述接触孔的底部的宽度小于所述第二N+掺杂区的宽度；通过所述接触孔向所述P型基区的位于两个部分所述第一N+掺杂区之间的区域注入P型离子而形成的P+掺杂区；在所述钝化层的未设置所述接触孔的区域和所述P+掺杂区的位于所述接触孔底部的区域上形成的第一金属层。2.根据权利要求1所述的沟槽栅IGBT器件，其特征在于，所述第二N+掺杂区的厚度小于所述第一N+掺杂区的厚度。3.根据权利要求1所述的沟槽栅IGBT器件，其特征在于，所述P+掺杂区的厚度小于或等于所述第一N+掺杂区的厚度。4.根据权利要求1所述的沟槽栅IGBT器件，其特征在于，还包括：在晶圆基片的下表面形成的N-缓冲层；通过向所述N-缓冲层注入P型离子而形成的P-掺杂层，其中所述P-掺杂层的厚度小于所述N-缓冲层的厚度；在所述P-掺杂层上形成的第二金属层。5.根据权利要求4所述的沟槽栅IGBT器件，其特征在于，所述N-缓冲层是在减薄后的所述晶圆基片的下表面形成的。6.一种沟槽栅IGBT器件的制造方法，其特征在于，包括以下步骤：向晶圆基片的上表面注入P型离子，形成P型基区；向所述P型基区的至少两个待形成沟槽的区域注入N型离子，形成至少两个第一N+掺杂2CN109873032A权利要求书2/2页区，其中两个第一N+掺杂区的厚度均小于P型基区的厚度；对至少两个第一N+掺杂区以及至少两个第一N+掺杂区下方各层级与至少两个第一N+掺杂区相对应的区域进行刻蚀，形成至少两个沟槽，其中两个沟槽的底部与所述晶圆基片的下表面之间的距离均小于所述P型基区的底部与所述晶圆基片的下表面之间的距离，并且两个沟槽的宽度分别小于对应的两个第一N+掺杂区的宽度，使得所述两个沟槽在靠近彼此的一侧分别留有部分第一N+掺杂区；至少在两个沟槽的侧壁和底部上形成第一氧化层；在形成有