阵列基板及其制备方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN110047800A(43)申请公布日2019.07.23(21)申请号201910311057.6(22)申请日2019.04.18(71)申请人武汉华星光电技术有限公司地址430079湖北省武汉市东湖开发区高新大道666号生物城C5栋(72)发明人李继禄(74)专利代理机构深圳翼盛智成知识产权事务所(普通合伙)44300代理人黄威(51)Int.Cl.H01L21/77(2017.01)H01L21/266(2006.01)H01L27/12(2006.01)权利要求书1页说明书5页附图3页(54)发明名称阵列基板及其制备方法(57)摘要本发明提供一种阵列基板及其制备方法，其制备方法包括：提供衬底基板，在衬底基板上制备对应于第一型薄膜晶体管的第一多晶硅层和对应于第二型薄膜晶体管的第二多晶硅层；在多晶硅层上制备光阻层，光阻层对应于第二型薄膜晶体管栅极区域的厚度大于其余区域光阻层的厚度；对多晶硅层进行第一离子掺杂；对光阻层进行处理，减薄并保留第一型薄膜晶体管栅极对应区域的光阻层，剥离其余区域的光阻层；对多晶硅层进行第二离子掺杂；剥离剩余光阻层。本发明通过制备出针对不同离子植入区域不同厚度的光阻层，可各采用一道离子植入制程完成第一离子和第二离子的植入，减少了离子植入制程，缓解了现有阵列基板存在离子植入制程工序复杂、生产成本高的问题。CN110047800ACN110047800A权利要求书1/1页1.一种阵列基板的制备方法，其特征在于，包括：提供衬底基板，在所述衬底基板上制备对应于第一型薄膜晶体管的第一多晶硅层和对应于第二型薄膜晶体管的第二多晶硅层，所述第一多晶硅层和第二多晶硅层同层设置；在所述多晶硅层上制备光阻层，所述光阻层对应于所述第二型薄膜晶体管栅极区域的厚度大于其余区域所述光阻层的厚度；对所述多晶硅层进行第一离子掺杂；对所述光阻层进行处理，减薄并保留所述第一型薄膜晶体管栅极对应区域的光阻层，剥离其余区域的所述光阻层；对所述多晶硅层进行第二离子掺杂，所述第二离子与所述第一离子不同；剥离剩余所述光阻层。2.如权利要求1所述的阵列基板的制备方法，其特征在于，所述第一多晶硅层对应于N型薄膜晶体管，所述第二多晶硅层对应于P型薄膜晶体管。3.如权利要求1所述的阵列基板的制备方法，其特征在于，所述光阻层由一道半透光光罩技术制备所得。4.如权利要求3所述的阵列基板的制备方法，其特征在于，所述半透光光罩为灰阶光罩或半色调光罩。5.如权利要求4所述的阵列基板的制备方法，其特征在于，所述半透光光罩具有不透光区、半透光区及剩余的全透光区，其中所述不透光区用于形成对应于所述第二型薄膜晶体管栅极区域的光阻层，所述半透光区用于形成其余区域所述光阻层。6.如权利要求1所述的阵列基板的制备方法，其特征在于，所述对所述光阻层进行处理包括灰化处理和剥离处理，所述灰化处理为通过氧气对所述光阻层进行灰化处理，所述剥离处理为刻蚀操作。7.如权利要求1所述的阵列基板的制备方法，其特征在于，所述对所述多晶硅层进行第一离子掺杂的掺杂离子为硼离子，所述硼离子植入能量为B-25KeV-1E15。8.如权利要求1所述的阵列基板的制备方法，其特征在于，所述对所述多晶硅层进行第二离子掺杂的掺杂离子为磷离子，所述磷离子植入能量为P-15KeV-4E14。9.如权利要求1所述的阵列基板的制备方法，其特征在于，所述非晶硅层的厚度为40～60nm。10.一种阵列基板，其特征在于，所述阵列基板由权1至9任一所述的阵列基板的制备方法制备所得。2CN110047800A说明书1/5页阵列基板及其制备方法技术领域[0001]本发明涉及显示器制程领域，尤其涉及一种阵列基板及其制备方法。背景技术[0002]TFT(ThinFilmTransistor，薄膜晶体管)阵列基板是目前LCD装置和OLED装置中的主要组成部件，其性能直接关系着显示装置的性能。LTPS(Lowtemperaturepoly-silicon，低温多晶硅)，由于具有高的电子迁移率，被广泛用于中小尺寸高分辨率的LCD和OLED显示面板的制作。为满足高阶产品的开发，LTPS面板TFT驱动电路多采用CMOS(ComplementaryMetalOxideSemiconductor，互补金属氧化物半导体)驱动。[0003]如图1所示，现有的CMOS阵列基板的制备方法包括制备多晶硅有源层，其具体步骤包括：如图1中(a)所示，在基板100上依次制备缓冲层200和多晶硅层300；如图1中(b)所示，对所述多晶硅层300进行第一道硼离子植入；如图1中(c)所示，对所述多晶硅层300进行磷离子植入；如图1中(d)所示，对所述多晶硅层300进行第二道硼离子植入。即所述多晶硅