一种减小GaN HEMT功率模块封装寄生电感的DBC板布局方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN110277383A(43)申请公布日2019.09.24(21)申请号201910461457.5(22)申请日2019.05.30(71)申请人同辉电子科技股份有限公司地址050200河北省鹿泉区高新技术开发区昌盛大街21号申请人中国电子科技集团公司第十三研究所(72)发明人李帅白欣娇袁凤坡甘琨曹世鲲张乾张志庆(74)专利代理机构石家庄元汇专利代理事务所(特殊普通合伙)13115代理人郄旭宁(51)Int.Cl.H01L25/16(2006.01)权利要求书1页说明书2页附图2页(54)发明名称一种减小GaNHEMT功率模块封装寄生电感的DBC板布局方法(57)摘要本发明涉及一种减小GaNHEMT功率模块封装寄生电感的DBC板布局方法，属于半导体封装技术领域，其中在DBC板上贴覆有电路设计布局的元器件，该元器件包括GaN芯片、MOS芯片、门极电阻及功率端子，DBC板上包括源极区、漏极区、门极区，GaN芯片、MOS芯片、门极电阻与DBC板之间通过锡膏回流焊接，GaN芯片、MOS芯片、门极电阻及功率端子之间留有的闲置空间为DBC板上的覆铜，本发明通过对DBC板的合理布局，通过改善DBC板表面覆铜的寄生电感，减小了因为GaN器件高频由于封装形式寄生过大而造成的损耗，实现了高频率GaN功率模块结构封装的方法。CN110277383ACN110277383A权利要求书1/1页1.一种减小GaNHEMT功率模块封装寄生电感的DBC板布局方法，其中在DBC板(1)上贴覆有电路设计布局的元器件，该元器件包括GaN芯片(2)、MOS芯片(3)、门极电阻(7)及功率端子(13)，所述的DBC板(1)上包括源极区(5)、漏极区(4)、门极区(6)，其特征在于：所述的GaN芯片(2)、MOS芯片(3)、门极电阻(7)与DBC板(1)之间通过锡膏回流焊接，所述的GaN芯片(2)、MOS芯片(3)、门极电阻(7)及功率端子(13)之间留有的闲置空间为DBC板(1)上的覆铜。2.根据权利要求1所述的一种减小GaNHEMT功率模块封装寄生电感的DBC板布局方法，其特征在于：所述的闲置空间通过现安装于DBC板(1)上的元器件数量小于该DBC板(1)原设计布局元器件数量而获得；或者，所述闲置空间通过改变DBC板(1)上原设计布局的元器件安装位置而获得。3.根据权利要求1所述的一种减小GaNHEMT功率模块封装寄生电感的DBC板布局方法，其特征在于：所述的门极区(6)位于DBC板(1)的边侧区域，门极区(6)分布有门极电阻(7)，GaN芯片(2)、MOS芯片(3)通过门极电阻(7)与门极区(6)连接，并通过导线引出。4.根据权利要求1所述的一种减小GaNHEMT功率模块封装寄生电感的DBC板布局方法，其特征在于：所述的漏极区(4)位于DBC板(1)的上部区域，源极区(5)位于DBC板(1)的下部区域，所述的GaN芯片(2)与漏极区(4)借助引线连接，所述的MOS芯片(3)的源极借助引线与源极区(5)连接，源极区(5)、漏极区(4)借助功率端子(13)引出。2CN110277383A说明书1/2页一种减小GaNHEMT功率模块封装寄生电感的DBC板布局方法技术领域[0001]本发明属于半导体封装技术领域，尤其是一种减小GaNHEMT功率模块封装寄生电感的DBC板布局方法。背景技术[0002]GaNHEMT功率模块的DBC板布局主要是将所用到的MOS芯片、GaN芯片、电阻和功率端子合理的分布在DBC板上，在对模块中的DBC进行设计时，要考虑热应力设计、电路结构设计和EMC设计，与此同时还应考虑到设计中可能存在兼容性不够和热应力设计不合理的问题。[0003]GaNHEMT器件目前市场主要以单管为主，应用较为麻烦，需要设置驱动电路，且散热麻烦。发明内容[0004]本发明的目的是设计一种减小GaNHEMT功率模块封装寄生电感的DBC板布局方法，使GaN芯片能模块化使用，该方法不仅兼容性高，提高了DBC板的使用率，还有效的降低寄生电感参数。[0005]本发明采用的技术方案是：[0006]一种减小GaNHEMT功率模块封装寄生电感的DBC板布局方法，其中在DBC板上贴覆有电路设计布局的元器件，该元器件包括GaN芯片、MOS芯片、门极电阻及功率端子，所述的DBC板上包括源极区、漏极区、门极区，关键在于，所述的GaN芯片、MOS芯片、门极电阻与DBC板之间通过锡膏回流焊接，所述的GaN芯片、MOS芯片、门极电阻及功率端子之间留有的闲置空间为DBC板上的覆铜。[0007]所述的闲置空间通过现安装于DBC板上的元器件数量小于该DBC板原设计布局元器件数量而获得；[0008]或者是，所述闲置空间通过改变DB