半导体装置制造方法和半导体装置.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN110957356A(43)申请公布日2020.04.03(21)申请号201910921660.6(22)申请日2019.09.27(30)优先权数据62/737,6642018.09.27US16/568,6222019.09.12US(71)申请人台湾积体电路制造股份有限公司地址中国台湾新竹市(72)发明人徐永昌潘昇良林焕哲郭国凭(74)专利代理机构隆天知识产权代理有限公司72003代理人张福根付文川(51)Int.Cl.H01L29/417(2006.01)H01L29/78(2006.01)H01L21/336(2006.01)权利要求书1页说明书12页附图16页(54)发明名称半导体装置制造方法和半导体装置(57)摘要一种半导体装置制造方法，包括蚀刻通孔通过介电层和蚀刻停止层(ESL)到源极/漏极接点、在源极/漏极接点的顶表面中形成凹陷，使得源极/漏极接点的顶表面是凹的、以及在通孔的侧壁上形成氧化物衬垫。氧化物衬垫捕捉藉由蚀刻通过介电层和蚀刻停止层的通孔所留下的杂质，其中蚀刻步骤、形成凹陷的步骤以及形成氧化物衬垫的步骤在第一腔室中执行。半导体装置制造方法更包括执行移除氧化物衬垫的预清洗和在通孔中沉积金属。CN110957356ACN110957356A权利要求书1/1页1.一种半导体装置制造方法，包括：形成通过在一源极/漏极接点上的一介电层的一通孔；通过上述通孔形成一凹陷，以形成上述源极/漏极接点的一弯曲顶表面；在上述通孔的一侧壁上形成一氧化物衬垫；以及移除上述氧化物衬垫。2.根据权利要求1所述的半导体装置制造方法，其中使用一O2处理形成上述氧化物衬垫。3.根据权利要求2所述的半导体装置制造方法，其中上述O2处理是一电浆处理或在约50℃至250℃之间的温度下进行的一热制程。4.根据权利要求1所述的半导体装置制造方法，其中上述氧化物衬垫被形成以突出于上述源极/漏极接点的一部分之上。5.根据权利要求1所述的半导体装置制造方法，其中上述凹陷通过一湿式清洗形成以包括一半圆形状。6.一种半导体装置制造方法，包括：蚀刻一通孔通过一介电层和一蚀刻停止层(ESL)到一源极/漏极接点；在上述源极/漏极接点的一顶表面中形成一凹陷，使得上述源极/漏极接点的上述顶表面是凹的；在上述通孔的侧壁上形成一氧化物衬垫，其中上述氧化物衬垫捕捉在蚀刻通过上述介电层和上述蚀刻停止层的上述通孔所留下的杂质，其中上述蚀刻步骤、上述形成上述凹陷的步骤以及上述形成上述氧化物衬垫的步骤在一第一腔室中执行；执行一预清洗，其中上述预清洗包括移除上述氧化物衬垫；以及在上述通孔中沉积一金属，其中上述执行上述预清洁和上述沉积上述金属的步骤在不同于上述第一腔室的一第二腔室中原位执行。7.根据权利要求6所述的半导体装置制造方法，其中上述氧化物衬垫也形成在上述介电层的一顶表面上。8.根据权利要求6所述的半导体装置制造方法，其中上述金属包括钨，并且上述执行上述预清洗的步骤移除杂质。9.一种半导体装置，包括：一源极/漏极区；一蚀刻停止层(ESL)，设置在上述源极/漏极区上方；一金属接点，设置在上述源极/漏极区上方和上述蚀刻停止层下方；以及一通孔-内部互连层，设置在上述金属接点上，其中上述通孔-内部互连层与上述金属接点的界面包括一半圆形状，其中上述蚀刻停止层突出于上述通孔-内部互连层的一部分之上，其中上述通孔-内部互连层包括钨(W)，其中在上述通孔-内部互连层中的α相位钨与β相位钨的量的比率为约100％。10.根据权利要求9所述的半导体装置，其中上述蚀刻停止层突出于上述通孔-内部互连层的一部分之上约7nm至约11nm。2CN110957356A说明书1/12页半导体装置制造方法和半导体装置技术领域[0001]本公开系关于一种半导体装置制造方法，特别是可以降低导电特征的电阻的半导体装置制造方法。背景技术[0002]半导体装置用于各种电子应用，例如个人电脑、手机、数位相机以及其他电子设备。半导体装置通常通过在半导体基板上顺序地沉积绝缘或介电层、导电层以及半导体材料层，并且使用微影制程图案化各种材料层以在其上形成电路部件和元件来制造。[0003]半导体工业通过在半导体技术的创新继续增加在积体电路(integratedcircuit；IC)中的电子部件(例如：电晶体、二极体、电阻、电容等)的密度，例如逐渐减小最小特征尺寸、三维(3D)电晶体结构(例如：鳍式场效电晶体(FinFET))、增加互连级别(interconnectlevel)的数量以及在半导体基板上方堆叠的内部互连层内的非半导体记忆体(例如铁电随机存取记忆体(randomaccessmemory；RAM)或FRAM，以及磁阻式RAM或MRAM)。然而，随着