一种半导体结构及其制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN111987006A(43)申请公布日2020.11.24(21)申请号202011106408.9(22)申请日2020.10.16(71)申请人晶芯成（北京）科技有限公司地址102199北京市大兴区经济技术开发区科创十三街29号院一区2号楼13层1302-C54(72)发明人鲍丙辉曲厚任李倩娣(74)专利代理机构上海光华专利事务所(普通合伙)31219代理人林凡燕(51)Int.Cl.H01L21/56(2006.01)H01L21/3105(2006.01)H01L23/31(2006.01)H01L23/29(2006.01)权利要求书1页说明书8页附图4页(54)发明名称一种半导体结构及其制造方法(57)摘要本发明公开了一种半导体结构及其制造方法，包括：提供一衬底，所述衬底上包括一层叠结构；刻蚀所述层叠结构，并以所述衬底作为停止层，用以在所述层叠结构中形成至少一个沟槽；形成钝化层于所述沟槽及所述层叠结构上，其中，所述第一氧化层至少包括第一部分，第二部分和第三部分，所述第一部分，所述第二部分和所述第三部分的厚度不同；形成第二氧化层于所述第一氧化层上，所述第二氧化层的厚度大于所述第一氧化层的厚度；对所述第二氧化层进行平坦化处理，且在所述沟槽两侧的所述第一氧化层上保留预设高度的所述第二氧化层。本发明能够避免由于产生对不同氧化层的研磨率不同而产生应力造成裂纹，从而避免金属裂纹的产生，以提高产品的良率。CN111987006ACN111987006A权利要求书1/1页1.一种半导体结构的制造方法，其特征在于，包括：提供一衬底，所述衬底上包括一层叠结构；刻蚀所述层叠结构，并以所述衬底作为停止层，以在所述层叠结构中形成至少一个沟槽；形成第一氧化层于所述沟槽及所述层叠结构上，其中，所述第一氧化层至少包括第一部分，第二部分和第三部分，所述第一部分，所述第二部分和所述第三部分的厚度不同；形成第二氧化层于所述第一氧化层上，所述第二氧化层的厚度大于所述第一氧化层的厚度；对所述第二氧化层进行平坦化处理，且在所述沟槽两侧的所述第一氧化层上保留预设高度的所述第二氧化层。2.根据权利要求1所述的一种半导体结构的制造方法，其特征在于，所述层叠结构包括一顶层金属层，所述第一氧化层形成于所述顶层金属层和所述沟槽上。3.根据权利要求2所述的一种半导体结构的制造方法，其特征在于，所述第一部分位于所述顶层金属层和所述沟槽上，所述第一部分的厚度为200埃~800埃。4.根据权利要求3所述的一种半导体结构的制造方法，其特征在于，所述第二部分位于所述第一部分上，所述第二部分的厚度为2500埃~4500埃。5.根据权利要求4所述的一种半导体结构的制造方法，其特征在于，所述第三部分位于所述第二部分上，所述第三部分的厚度为4000埃~5000埃。6.根据权利要求1所述的一种半导体结构的制造方法，其特征在于，所述第一氧化层通过高密度等离子体沉积法形成。7.根据权利要求1所述的一种半导体结构的制造方法，其特征在于，所述第一氧化层的厚度为8000埃~10000埃。8.根据权利要求1所述的一种半导体结构的制造方法，其特征在于，对所述第二氧化层进行平坦化处理前所述第二氧化层的厚度为11000埃~14000埃。9.根据权利要求1所述的一种半导体结构的制造方法，其特征在于，所述预设高度为500埃~1500埃。10.一种如权利要求1-9任一项所述的制造方法制造的半导体结构，其特征在于，包括：衬底，所述衬底上包括一层叠结构；至少一个沟槽，位于所述层叠结构中；第一氧化层，位于所述沟槽和所述层叠结构上，其中，所述第一氧化层至少包括第一部分，第二部分和第三部分，所述第一部分，所述第二部分和所述第三部分的厚度不同；第二氧化层，位于所述第一氧化层上。2CN111987006A说明书1/8页一种半导体结构及其制造方法技术领域[0001]本发明属于半导体领域，具体涉及了一种半导体结构及其制造方法。背景技术[0002]对于高性能高可靠性集成电路来说，其芯片表面的钝化已成为不可缺少的工艺措施之一。氧化层用以器件之间以及布线之间的电气隔离，以及把器件与周围环境气氛隔离开来，以增强器件对外来离子沾污的阻挡能力，保护器件内部的互联和防止收到机械和化学损伤。[0003]氧化层的种类和结构对于互联线内部形成应力及应力释放快慢影响很大，现有的芯片的钝化层包括氧化层和氮化层，在沉积氧化层和氮化层时，由于金属凸块的存在，氧化层和氮化层覆盖在金属凸块上。在集成电路的制备过程中，如沉积、抛光、光刻等都会有温度的变化，使得金属凸块的侧壁和芯片表面的氧化层相互挤压，内部应力发生变化，从而形成针孔、裂纹或脱落等缺陷，引起芯片内部的形变以及互联导线短路或开路