预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共12页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN112635330A(43)申请公布日2021.04.09(21)申请号202011509566.9(22)申请日2020.12.18(71)申请人华虹半导体(无锡)有限公司地址214028江苏省无锡市新吴区新洲路30号(72)发明人许昭昭(74)专利代理机构上海浦一知识产权代理有限公司31211代理人焦天雷(51)Int.Cl.H01L21/336(2006.01)H01L29/78(2006.01)H01L29/06(2006.01)权利要求书2页说明书5页附图4页(54)发明名称LDMOS器件制作方法、LDMOS器件和终端设备(57)摘要本发明公开了一种LDMOS器件制作方法,包括在衬底或外延层上形成浅沟槽隔离、栅介质层并定义多晶硅栅;形成高能量漂移区和RESUR层注入区,以及低能量漂移区;多晶硅栅进行光刻,刻蚀后保留光刻胶,进行注入形成体区;形成侧墙,在体区形成第一重掺杂区和第二重掺杂区,在低能量漂移区形成第一重掺杂区,沉积金属硅化反应阻挡介质层;在多晶硅栅、第一重掺杂区和第二重掺杂区和表面形成金属硅化物;沉积绝缘介质刻蚀停止层,沉积层间介质层;形成多个接触孔和第一金属层,近沟道一侧的第一部分接触孔通过金属层短接至栅极,靠近漏极一侧的第二部分接触孔短接至源极。本发明还公开了一种LDMOS器件和一种用于制作所述LDMOS器件的终端设备。CN112635330ACN112635330A权利要求书1/2页1.一种LDMOS器件制作方法,其特征在于,包括以下步骤:S1,在衬底或外延层(101)上形成浅沟槽隔离(102),再形成栅介质层(103),淀积形成多晶硅层,刻蚀同时定义多晶硅栅(104);S2,涂布光刻胶(501)并打开LDMOS区域的光刻胶,进行漂移区和RESURF注入,形成横向上离子浓度分布不均匀的高能量漂移区和RESUR层注入区(105),以及低能量漂移区(106);S3,对定义的多晶硅栅(104)进行光刻,刻蚀后保留光刻胶,进行注入形成体区(107);S4,在多晶硅栅(104)两侧形成侧墙(108),在体区(107)进行高掺杂注入形成第一重掺杂区(109)和第二重掺杂区和(110),在低能量漂移区(106)形成第一重掺杂区(109),沉积金属硅化反应阻挡介质层(111)并进行选择性光刻刻蚀,使其覆盖漂移区表面;S5,进行金属硅化反应,在多晶硅栅(104)、第一重掺杂区(109)和第二重掺杂区和(110)表面形成金属硅化物(112);S6,沉积绝缘介质刻蚀停止层(113),沉积层间介质层(114)并进行平坦化;S7,接触孔刻蚀并填充形成多个接触孔(115),形成第一金属层(116)并刻蚀;通过第一金属层(116)将金属硅化反应阻挡层(111)上的多排接触孔(115)分成两部分,靠近沟道一侧的第一部分接触孔通过金属层短接至栅极,靠近漏极一侧的第二部分接触孔短接至源极。2.如权利要求1所述的LDMOS器件制作方法,其特征在于:衬底或外延层(101)为P型或N型。3.如权利要求1所述的LDMOS器件制作方法,其特征在于:热氧化形成栅介质层(103)。4.如权利要求1所述的LDMOS器件制作方法,其特征在于:漂移区注入能量范围为大于80KeV,RESURF注入能量范围为大于300KeV。5.如权利要求1所述的LDMOS器件制作方法,其特征在于:漂移区靠近体区(107)中第一重掺杂区(109)一侧的离子浓度低,靠近低能量漂移区(106)中第一重掺杂区(109)一侧的离子浓度高。6.如权利要求1所述的LDMOS器件制作方法,其特征在于:步骤S3中,保留光刻胶进行高能量离子注入形成体区(107)。7.一种由权利要求1‑5任意一项所述LDMOS器件制作方法制作的LDMOS器件,其特征在于,包括:浅沟槽隔离(102),其形成在衬底或外延层(101)中;高能量漂移区和RESUR层注入区(105),其形成在浅沟槽隔离(102)之间的衬底或外延层(101)上部;低能量漂移区(106),其形成在浅沟槽隔离(102)和体区(107)之间的衬底或外延层(101)上部,且与浅沟槽隔离(102)相邻;体区(107),其形成在低能量漂移区(106)之间的衬底或外延层(101)上部;第一重掺杂区(109),其形成在低能量漂移区(106)上部,以及体区(107)上部;第二重掺杂区(110),其形成在体区(107)上部的第一重掺杂区(109)之间;多晶硅栅(104),其形成在高能量漂移区和RESUR层注入区(105)、低能量漂移区(106)和体区(107)上方,多晶硅栅(104)下方形成有栅绝缘介质层(103);金属硅化反应阻挡层(111),其覆盖在低能量漂移区(106)上;2C