一种MOSFET及其制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN112768531A(43)申请公布日2021.05.07(21)申请号202110194286.1(22)申请日2021.02.19(71)申请人无锡沃达科半导体技术有限公司地址214000江苏省无锡市新吴区菱湖大道200号中国传感网国际创新园E2-401室(72)发明人潘继徐鹏(74)专利代理机构无锡市汇诚永信专利代理事务所(普通合伙)32260代理人朱晓林(51)Int.Cl.H01L29/78(2006.01)H01L29/423(2006.01)H01L21/336(2006.01)权利要求书2页说明书5页附图3页(54)发明名称一种MOSFET及其制造方法(57)摘要本发明涉及半导体器件技术领域,公开了一种MOSFET及其制造方法，通过将MOSFET的栅极多晶硅层从中间区域引至边缘，然后通过第四电极与栅极金属电连接，而且由于第二栅极多晶硅层的底部设有第三氧化层、第二栅极多晶硅层的周围设有氧化层，能够使第二栅极多晶硅层承受漏极电压，不用开设相应的接口沟槽以及在接口沟槽中设置提供保护作用的氧化层，这样MOSFET在刻蚀时由于第一沟槽至第M沟槽的整体宽度差异小于0.1um.不用担心有颗粒残留在沟槽中。CN112768531ACN112768531A权利要求书1/2页1.一种MOSFET，其特征在于：包括衬底，所述衬底的顶部设有外延层，所述外延层的顶部设有P型半导体,所述P型半导体的顶部设有氧化层，所述氧化层的上表面的左部和右部分别设有第一栅极金属和第二栅极金属，所述氧化层的上表面的中部设有源极金属；所述P型半导体上表面的左部设有第一N+扩散区，所述P型半导体上表面的右部设有第二N+扩散区，所述第一N+扩散区和第二N+扩散区间隔设置；所述P型半导体的上表面从前往后依次开设有第一沟槽、第二沟槽……和第M沟槽，所述第一沟槽、第二沟槽……和第M沟槽均横向设置且分别经过所述第一N+扩散区和第二N+扩散区，所述第一沟槽、第二沟槽……和第M沟槽的底部分别延伸至外延层；所述第一沟槽和第M沟槽内分别设有第一屏蔽层，所述第一屏蔽层通过第一电极与所述源极金属电连接，所述P型半导体的上表面在每两个相邻的沟槽之间分别设有第二电极，所述第二电极的两端分别电连接P型半导体和源极金属；所述第二沟槽至第M‑1沟槽在所述第一N+扩散区和第二N+扩散区之间设有第二屏蔽层，所述第二屏蔽层通过第三电极与源极金属电连接；所述第二沟槽至第M‑1沟槽在所述第二屏蔽层的两侧从下往上分别设有第一氧化层、第三屏蔽层、第二氧化层和栅极多晶硅层，两所述栅极多晶硅层分别通过第四电极与第一栅极金属和第二栅极金属电连接。2.根据权利要求1所述的一种MOSFET，其特征在于：所述P型半导体在沟槽的左侧从向下往上设有第三氧化层和第二栅极多晶硅层，所述第三氧化层分别和第二沟槽至第M‑1沟槽在第二屏蔽层左侧的第一氧化层和第二氧化层连接，所述第二栅极多晶硅层与所述第二沟槽至第M‑1沟槽在第二屏蔽层左侧的栅极多晶硅层连接，所述第二栅极多晶硅层通过所述第四电极与第一栅极金属电连接；所述P型半导体在所述沟槽的右侧从向下往上设有第四氧化层和第三栅极多晶硅层，所述第四氧化层分别和所述第二沟槽至第M‑1沟槽在第二屏蔽层右侧的第一氧化层和第二氧化层连接，所述第三栅极多晶硅层与所述第二沟槽至第M沟槽在第二屏蔽层右侧的栅极多晶硅层连接，所述第三栅极多晶硅层通过另一所述第四电极与第二栅极金属电连接。3.权利要求1所述的一种MOSFET，其特征在于：所述衬底为N型衬底。4.权利要求1所述的一种MOSFET，其特征在于：所述第一沟槽至第M沟槽中的宽度最大的沟槽与宽度最小的沟槽的宽度差小于0.1um。5.根据权利要求1‑4任一项所述的一种MOSFET，其特征在于：所述第一沟槽至第M沟槽的长度相同且等间隔分布。6.根据权利要求5所述的一种MOSFET，其特征在于：所述第一电极和第二电极的长度相同且小于沟槽的长度。7.一种MOSFET的制造方法，其特征在于：包括以下步骤：S1：在衬底的上表面制作外延层，在外延层的上表面制作保护氧化层；S2:利用PR掩膜对保护氧化层进行刻蚀，在保护氧化层上从前往后蚀刻出多个横向设置的凹槽，所有凹槽分别为第一凹槽、第二凹槽……第M凹槽，刻蚀完成后去除PR掩膜；S3：在外延层上对所有凹槽处的区域进行硅蚀刻，形成沟槽，第一凹槽处的沟槽为第一沟槽、第二凹槽处的沟槽为第二沟槽，以此类推第M凹槽处的沟槽为第M沟槽；S4：在第一沟槽和第M沟槽内分别制作第五氧化层和第一屏蔽层，在第二沟槽至第M‑1沟槽的中部分别制作第六氧化层和第二屏蔽层，在第二沟槽至第M‑1沟槽的左部和右部从下往上分别制作第一氧化层、第三屏蔽层、第二氧化层和栅极多