一种悬浮栅功率MOSFET及其制造方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN114709267A(43)申请公布日2022.07.05(21)申请号202210268560.X(22)申请日2022.03.18(71)申请人中国电子科技集团公司第五十五研究所地址210016江苏省南京市秦淮区中山东路524号(72)发明人张腾张国斌刘涛柏松(74)专利代理机构南京经纬专利商标代理有限公司32200专利代理师孙昱(51)Int.Cl.H01L29/788(2006.01)H01L21/336(2006.01)H01L29/423(2006.01)权利要求书2页说明书4页附图2页(54)发明名称一种悬浮栅功率MOSFET及其制造方法(57)摘要本发明提供一种悬浮栅结构功率MOSFET及其制造方法，为原胞周期性排列形成的多原胞结构，原胞包括：第一导电类型外延层、漏极、第二导电类型阱区域、第一导电类型源区域、第二导电类型重掺杂区域、源电极、位于第二导电类型阱区域上方、覆盖部分第一导电类型源区域的绝缘介质层、悬浮的栅电极，栅电极设置在绝缘介质层上、位于栅电极之上的钝化保护层，栅电极上开有至少一个窗孔，窗孔中无栅电极和绝缘介质层留存。本发明与传统功率MOSFET结构相比，利用牺牲层代替传统栅氧，并通过在栅极上打开窗孔的方式将牺牲层去除，使栅极悬空，采用非固态栅介质层。CN114709267ACN114709267A权利要求书1/2页1.一种悬浮栅结构功率MOSFET，其特征在于，所述MOSFET为原胞周期性排列形成的多原胞结构，所述原胞包括：第一导电类型外延层；位于所述第一导电类型外延层底部的漏极；与所述第一导电类型外延层相邻并分布于所述第一导电类型外延层两侧的第二导电类型阱区域，两侧的第二导电类型阱区域中间为JFET区域；位于所述第二导电类型阱区域中，靠近JFET区域的第一导电类型源区域；位于所述第二导电类型阱区域中，远离JFET区域的第二导电类型重掺杂区域；位于所述第一导电类型源区域及所述第二导电类型重掺杂区域之上的源电极；位于所述第二导电类型阱区域上方，覆盖部分所述第一导电类型源区域的绝缘介质层；位于所述JFET区域和部分第一导电类型源区域上方的悬浮的栅电极，所述栅电极设置在所述绝缘介质层上；位于所述栅电极之上的钝化保护层；所述栅电极上开有至少一个窗孔，所述窗孔中无栅电极和绝缘介质层留存。2.根据权利要求1所述的悬浮栅结构功率MOSFET，其特征在于，所述原胞为条形。3.根据权利要求1所述的悬浮栅结构功率MOSFET，其特征在于，所述第二导电类型重掺杂区域掺杂浓度高于所述第一导电类型外延层。4.根据权利要求1所述的悬浮栅结构功率MOSFET，其特征在于，所述绝缘介质层未完全覆盖所述第二导电类型阱区域靠近JFET区的边界。5.根据权利要求1所述的悬浮栅结构功率MOSFET，其特征在于，所述栅电极为金属或掺杂多晶硅。6.根据权利要求1所述的悬浮栅结构功率MOSFET，其特征在于，所述栅电极与所述第一导电类型外延层及第二导电类型阱区域之间的部分为真空或非固态材料。7.根据权利要求1所述的悬浮栅结构功率MOSFET，其特征在于，与所述绝缘介质层接触处的所述窗孔相对于所述栅电极与所述绝缘介质接触区域的占比为1：10至10：1。8.根据权利要求1所述的悬浮栅结构功率MOSFET，其特征在于，所述窗孔在沿所述条形原胞延伸的方向上周期或非周期排列，所述窗孔大小一致或不一致，所述窗孔未超过JFET区域中部的正上方。9.一种权利要求1所述悬浮栅结构功率MOSFET的制造方法，其特征在于，包括以下步骤：（1）在第一导电类型衬底上形成第一导电类型外延层；（2）制备掩膜介质，通过光刻、刻蚀工艺，制备注入掩膜介质，并通过离子注入工艺制作第二导电类型阱区域；（3）去除步骤（2）中的掩膜介质，通过光刻、刻蚀工艺后，制备注入掩膜介质，通过离子注入工艺制作第一导电类型源区域；（4）去除步骤（3）中的掩膜介质，重新制备掩膜介质，通过光刻、刻蚀工艺后，制备注入掩膜介质，通过离子注入制作第二导电类型重掺杂区；（5）去除步骤（4）中的掩膜介质，对器件表面进行氧化或淀积工艺，制作绝缘介质层；2CN114709267A权利要求书2/2页（6）通过光刻、刻蚀工艺将（4）中绝缘介质层在JFET上方的区域去除；（7）淀积牺牲层，通过光刻、刻蚀工艺仅保留JFET上方区域的牺牲层和部分绝缘介质层上的牺牲层，将其余部分去除；（8）淀积栅电极材料，通过光刻、刻蚀工艺，除了栅电极窗孔中的栅电极材料被完全去除外，保留牺牲层上方区域和部分绝缘介质层上方的栅电极层；（9）通过湿法腐蚀工艺去除牺牲层；（10）淀积钝化保护层并制作电极。10.根据权利要求9所述的悬浮栅结构功率MOSFET制造方法，其特征在于，步骤（7）