半导体芯片及其制备方法和半导体器件.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN113053763A(43)申请公布日2021.06.29(21)申请号201911369926.7(22)申请日2019.12.26(71)申请人比亚迪半导体股份有限公司地址518119广东省深圳市大鹏新区葵涌街道延安路1号(72)发明人孙金山王志伟陈湛(74)专利代理机构深圳众鼎专利商标代理事务所(普通合伙)44325代理人张美君(51)Int.Cl.H01L21/66(2006.01)H01L21/02(2006.01)权利要求书1页说明书5页附图3页(54)发明名称半导体芯片及其制备方法和半导体器件(57)摘要本发明提供了半导体芯片及其制备方法和半导体器件，该方法包括：提供晶圆，所述晶圆上具有多个间隔分布的芯片，相邻的所述芯片之间设有划片道，所述划片道中设有至少一个用于晶圆允收测试的待测器件；对所述晶圆进行所述晶圆允收测试；在经过所述晶圆允收测试的所述晶圆上形成保护膜层。该方法中，先进行WAT测试然后再形成保护膜层，避免了相关技术中保护膜层残留对测试准确度和稳定性的影响，大大提高了制造效率和良品率，且对测试探针的磨损显著降低，测试成本有效降低。CN113053763ACN113053763A权利要求书1/1页1.一种制备半导体芯片的方法，其特征在于，包括：提供晶圆，所述晶圆上具有多个间隔分布的芯片，相邻的所述芯片之间设有划片道，所述划片道中设有至少一个用于晶圆允收测试的待测器件；对所述晶圆进行所述晶圆允收测试；在经过所述晶圆允收测试的所述晶圆上形成保护膜层。2.根据权利要求1所述的方法，其特征在于，在所述晶圆允收测试之后，且在形成所述保护膜层之前，还包括：对所述晶圆进行清洁处理，以去除所述晶圆允收测试导致的金属碎屑。3.根据权利要求1所述的方法，其特征在于，所述划片道中设有多个在所述划片道的长度方向上间隔设置的焊盘，所述待测器件设在多个所述焊盘之间的间隙处，且所述待测器件与焊盘电连接，所述焊盘用于晶圆允收测试插针。4.根据权利要求3所述的方法，其特征在于，所述焊盘的长度小于等于80微米。5.根据权利要求1所述的方法，其特征在于，所述芯片包括IGBT芯片、CMOS芯片、MOSFET芯片、FRD芯片和SBD芯片中的至少一种。6.根据权利要求1所述的方法，其特征在于，所述保护膜包括聚酰亚胺膜、氮化硅膜和氧化硅膜中的至少一种。7.根据权利要求2所述的方法，其特征在于，所述清洁处理包括：对所述晶圆依次进行水洗、刷洗和甩干。8.根据权利要求7所述的方法，其特征在于，所述清洁处理是利用冲刷机进行的。9.一种半导体芯片，其特征在于，是利用权利要求1～8中任一项所述的方法制备获得的。10.一种半导体器件，其特征在于，所述半导体器件包括权利要求9所述的半导体芯片。2CN113053763A说明书1/5页半导体芯片及其制备方法和半导体器件技术领域[0001]本发明涉及半导体技术领域，具体的，涉及半导体芯片及其制备方法和半导体器件。背景技术[0002]WAT测试(WaferAcceptanceTest)，即晶圆允收测试，是半导体硅片在完成所有制程工艺后，针对半导体硅片上的各种测试结构进行的电性测试，通过对WAT测试数据的分析，可以发现半导体制程工艺中的问题，帮助制程工艺进行调整。但是，目前的WAT测试准确率和稳定性并不理想，由测试过程导致的不良率较高。[0003]因而，目前半导体制备和测试相关工艺仍有待改进。发明内容[0004]本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的在于提出一种WAT测试准确度和稳定性均可有效提升的制备半导体芯片的方法。[0005]在本发明的一个方面，本发明提供了一种制备半导体芯片的方法。根据本发明的实施例，该方法包括：提供晶圆，所述晶圆上具有多个间隔分布的芯片，相邻的所述芯片之间设有划片道，所述划片道中设有至少一个用于晶圆允收测试(WAT测试)的待测器件；对所述晶圆进行所述晶圆允收测试；在经过所述晶圆允收测试的所述晶圆上形成保护膜层。该方法中，先进行WAT测试然后再形成保护膜层，避免了相关技术中保护膜层残留对测试准确度和稳定性的影响，大大提高了制造效率和良品率，且对测试探针的磨损显著降低，测试成本有效降低。[0006]在本发明的另一方面，本发明提供了一种半导体芯片。根据本发明的实施例，该半导体芯片是利用前面所述的方法制备获得的。该半导体芯片制备过程中WAT测试准确率高，因测试参数异常导致的不良大大降低，良品率明显提高，成本降低。[0007]在本发明的又一方面，本发明提供了一种半导体器件。根据本发明的实施例，该半导体器件包括前面所述半导体芯片。该半导体器件具有前面所述的半导体芯片的全部特征和优点，在此不再一一赘