一种浮栅制作方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN114141618A(43)申请公布日2022.03.04(21)申请号202111252570.6(22)申请日2021.10.27(71)申请人上海华力集成电路制造有限公司地址201203上海市浦东新区良腾路6号(72)发明人温海东曹坚(74)专利代理机构上海浦一知识产权代理有限公司31211代理人刘昌荣(51)Int.Cl.H01L21/28(2006.01)H01L29/423(2006.01)权利要求书1页说明书4页附图6页(54)发明名称一种浮栅制作方法(57)摘要本发明提供一种浮栅制作方法，提供衬底，衬底上形成有多个浮栅；浮栅表面从下到上至少依次淀积形成有第一保护层、附属层和第二保护层，其中第一保护层和第二保护层能够防止附属层被氧化；以及通过后续工艺将浮栅上非待处理区域处的第二保护层和附属层去除，将待处理区域上的附属层局部或全部保留。本发明在TiN等附属层经历高温工艺时能够对TiN保护，附属层不容易颗粒化，保证了生产器件的均匀性和稳定性。CN114141618ACN114141618A权利要求书1/1页1.一种浮栅制作方法，其特征在于，至少包括：步骤一、提供衬底，所述衬底上形成有源区，在所述有源区形成多个浮栅结构；步骤二、依次形成有覆盖所述衬底上表面和所述浮栅结构的第一保护层、附属层和第二保护层，其中所述第一保护层和所述第二保护层用于防止所述附属层被氧化；步骤三、刻蚀所述浮栅结构区以外全部的以及所述浮栅结构上部分的所述第二保护层和所述附属层，使得所述有源区处未被刻蚀的剩余所述附属层和剩余所述第二保护层保留。2.根据权利要求1所述的浮栅制作方法，其特征在于，步骤三中刻蚀所述浮栅结构区以外的以及所述多个浮栅上的所述第二保护层和所述附属层至少包括：步骤A、在所述第二保护层上覆盖光刻胶，再通过光刻将所述浮栅结构以外的所述第二保护层暴露；步骤B、对所述第二保护层刻蚀，使所述浮栅结构以外的所述附属层暴露，之后去除光刻胶；步骤C、刻蚀步骤B中暴露的所述附属层；步骤D、在步骤C中的所述附属层表面重新形成第二保护层，刻蚀所述浮栅结构部分的所述第二保护层，其中其余区域为目标区域，使得目标区域处的所述第二保护层保留，被刻蚀的所述第二保护层下方的所述附属层裸露；步骤E、刻蚀步骤D中裸露的所述附属层。3.根据权利要求2所述的浮栅制作方法，其特征在于：步骤B中对步骤A中的所述第二保护层刻蚀，其为干法各向同性刻蚀。4.根据权利要求2所述的浮栅制作方法，其特征在于：步骤C中和步骤E中对所述附属层的刻蚀，其为湿法刻蚀。5.根据权利要求2所述的浮栅制作方法，其特征在于：步骤D中的刻蚀所述有源区局部的所述第二保护层，其为干法各向异性刻蚀。6.根据权利要求2的一种浮栅制作方法，其特征在于：步骤D中的目标区域，是所述有源区中所述沟槽区底部的局部或全部部分以及侧壁的全部部分。7.根据权利要求1所述的一种浮栅制作方法，其特征在于：所述第一保护层为二氧化铪。8.根据权利要求1所述的一种浮栅制作方法，其特征在于：所述第二保护层为二氧化铪。9.根据权利要求1所述的一种浮栅制作方法，其特征在于：所述附属层为TiN。10.根据权利要求1所述的一种浮栅制作方法，其特征在于：所述附属层的厚度为20埃至100埃。2CN114141618A说明书1/4页一种浮栅制作方法技术领域[0001]本发明涉及半导体技术领域，特别是涉及一种浮栅制作方法。背景技术[0002]相比于目前业界第三代Norflash，超级闪存(如图9所示)具有更高的擦除效率，更高的擦写耐久性，更高的写效率，更快的写速度，较低的擦写电压，以及更低的功耗，无读写干扰，存储单元大小仅有超级闪存1.0的一半，制程简单，测试时间短，因此成本大幅降低等优点。高速、低功耗、低电压正是超级闪存技术的亮点。[0003]超级闪存利用水平电场的写操作和尖端TiN无电压耦合的擦操作，极大提升擦写效率和降低操作电压。新结构能增大EG对FG的嵌套窗口以及更好尖端控制，耐久性能更佳。cell面积仅为同代SF的60％，嵌入式新增光罩数仅为超级闪存一半，可缩小至小于20nm。可覆盖4Mb～4Gb容量，具NOR及NOVRAM功能(物联网、AI、汽车电子等等)。[0004]浮栅FGTiN工艺，是器件电性的非常重要的工艺部分，生长均匀性和稳定性要求极高，特别是在电性参数上，浮栅FGTiN工艺连续性更加重要，如果出现不连续性将会影响电性参数及工艺器件正常工作问题。浮栅各附属层生长刻蚀对均匀性和稳定性要求极高，但是由于TiN等附属层在高温工艺后容易颗粒化导致不连续性。浮栅FGTiN起到关键的作用，因此工艺过程中导致非连续性将会对电性和可靠性带来影响。发明内容[0005]鉴于以上