FinFET器件及其鳍片切割方法和电子装置.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN114695119A(43)申请公布日2022.07.01(21)申请号202011613015.7(22)申请日2020.12.30(71)申请人广州集成电路技术研究院有限公司地址511300广东省广州市增城区宁西街创新大道16号(72)发明人吴旭升(74)专利代理机构深圳市顺天达专利商标代理有限公司44217专利代理师郭伟刚(51)Int.Cl.H01L21/336(2006.01)H01L29/78(2006.01)H01L29/423(2006.01)权利要求书1页说明书6页附图6页(54)发明名称FinFET器件及其鳍片切割方法和电子装置(57)摘要本发明提供一种用于FinFET器件的鳍片切割方法及由此形成的FinFET器件和电子装置。本发明提供的用于FinFET器件的鳍片切割方法，在进行切割之前，在基板的上表面的伪鳍结构区域形成多个填充有硅褚化合物的填充区；然后在包含多个填充区的基板上形成多个鳍结构；最后去除底部包含有填充区材料的伪鳍结构；由于填充区材料对硅有很高的刻蚀选择性，所以可以从底部移除伪鳍结构；此外，由于是自对准过程，因此，没有鳍结构残留和丢失的风险。CN114695119ACN114695119A权利要求书1/1页1.一种用于FinFET器件的鳍片切割方法，其特征在于，包括以下步骤：提供一包括伪鳍结构区域和有源鳍结构区域的基板；在基板的上表面的伪鳍结构区域形成多个填充区；在所述包含填充区的基板上形成多个鳍结构，所述鳍结构包括伪鳍结构和有源鳍结构；去除包含填充区材料的所述伪鳍结构。2.根据权利要求1所述的用于FinFET器件的鳍片切割方法，其特征在于，所述填充区填充有硅褚化合物。3.根据权利要求2所述的用于FinFET器件的鳍片切割方法，其特征在于，在基板的上表面的伪鳍结构区域形成多个填充区的所述步骤包括：在所述基板上有源鳍结构区域形成蚀刻掩膜层；利用所述蚀刻掩膜层对所述基板上未覆盖所述蚀刻掩膜层的区域进行蚀刻，形成多个暴露区；填充多个暴露区并进行化学机械抛光，使得填充后的暴露区的高度与蚀刻掩膜层的高度相同；移除蚀刻掩膜层并进行化学机械抛光，在基板的上表面形成所述多个填充区。4.根据权利要求2所述的用于FinFET器件的鳍片切割方法，其特征在于，在基板的上表面的伪鳍结构区域形成多个填充区的所述步骤包括：在所述基板上有源鳍结构区域形成蚀刻掩膜层；填充所述基板上的伪鳍结构区域并进行化学机械抛光，以形成填充区且使得填充区的高度与蚀刻掩膜层的高度相同；移除蚀刻掩膜层；在所述填充区的两侧形成侧壁保护间隔。5.根据权利要求3或4所述的用于FinFET器件的鳍片切割方法，其特征在于，所述的填充区通过在暴露区外延生成半导体材料而形成。6.根据权利要求3或4所述的用于FinFET器件的鳍片切割方法，其特征在于，在所述基板上形成多个鳍结构的所述步骤包括：在所述基板的上方生长硅层；在硅层上方形成多个图案化掩膜；通过多个图案化掩膜对所述包含多个填充区的基板和硅层进行蚀刻处理，以形成多个鳍结构。7.根据权利要求2所述的用于FinFET器件的鳍片切割方法，其特征在于，所述填充区的材料为包含掺杂物的硅褚化合物，其中，掺杂物选自硼、磷或砷中的一种，掺杂浓度为1e16～1e20cm‑3。8.根据权利要求2所述的用于FinFET器件的鳍片切割方法，其特征在于，采用干法刻蚀在所述基板上形成多个鳍结构；采用湿法刻蚀去除包含填充区材料的伪鳍结构。9.一种根据权利要求1‑7所述的方法形成的FinFET器件。10.一种电子装置，其特征在于，包括根据权利要求1‑7所述的方法形成的FinFET器件。2CN114695119A说明书1/6页FinFET器件及其鳍片切割方法和电子装置技术领域[0001]本发明涉及半导体技术领域，尤其涉及一种用于FinFET器件的鳍片切割方法及由此形成的FinFET器件和电子装置。背景技术[0002]在半导体集成电路器件领域中，场效应晶体管(FieldEffectTransistor缩写(FET)，简称场效应管)一直是用来制造专用集成电路芯片、静态随机存储器(SRAM)芯片等产品的主要半导体器件。[0003]半导体集成电路(IC)工业已经经历了快速的成长。在IC演变的进程中，功能密度(即，每个芯片面积上互相连接的器件的数量)已经普遍增加，同时几何尺寸(即，可以使用制造处理做出的最小的组件或线)已经减小。此按比例缩小处理一般通过增加生产效率和降低相关联的成本来提供效益。这样的按比例缩小还已经增加了处理和制造IC的复杂性，而为了实现这样的先进性，需要半导体制造中的类似发展。[0004]例如，随着半导体工业已经进展到追求更高的器件密度、更高的性能和更低的成本的纳米技术处