HBT器件和保护电路的集成结构及其制备方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115295531A(43)申请公布日2022.11.04(21)申请号202211223946.5H01L21/8252(2006.01)(22)申请日2022.10.09H01L21/331(2006.01)(71)申请人中芯越州集成电路制造（绍兴）有限公司地址312000浙江省绍兴市越城区皋埠街道临江路508号(72)发明人梁程程刘国安(74)专利代理机构上海思微知识产权代理事务所(普通合伙)31237专利代理师张亚静(51)Int.Cl.H01L23/538(2006.01)H01L27/02(2006.01)H01L29/737(2006.01)H01L21/768(2006.01)权利要求书1页说明书7页附图4页(54)发明名称HBT器件和保护电路的集成结构及其制备方法(57)摘要本发明提供了一种HBT器件和保护电路的集成结构及其制备方法。通过将保护电路和HBT器件上下堆叠设置在衬底上，使得保护电路可以设置在主器件区内，而不需要在主器件区之外再额外预留空间，有效缩减了HBT器件和保护电路的总面积，大量节省了芯片空间。CN115295531ACN115295531A权利要求书1/1页1.一种HBT器件和保护电路的集成结构，其特征在于，所述保护电路设置在一衬底的第一表面上，所述HBT器件设置在所述保护电路的上方，并且所述保护电路和所述HBT器件之间还设置有隔离层。2.如权利要求1所述的集成结构，其特征在于，所述保护电路包括至少一组PN结，所述PN结中的P型掺杂区和N型掺杂区并排排布在所述衬底上。3.如权利要求2所述的集成结构，其特征在于，所述保护电路中具有多组PN结，多组PN结并排排布在所述衬底上且串联连接。4.如权利要求2所述的集成结构，其特征在于，所述PN结中的P型掺杂区和N型掺杂区形成在同一III‑V族化合物层内，所述III‑V族化合物层中具有交替排布的P型掺杂区和N型掺杂区以构成至少一组PN结。5.如权利要求1所述的集成结构，其特征在于，所述保护电路中，所述保护电路的两端分别连接所述HBT器件的基极和集电极。6.如权利要求5所述的集成结构，其特征在于，所述集成结构还包括互连结构，所述互连结构包括导电插塞和至少两条互连线，所述导电插塞贯穿所述衬底，并使所述导电插塞的一端连接所述保护电路，所述互连线形成在所述衬底的第二表面上并连接所述导电插塞的另一端。7.如权利要求1所述的集成结构，其特征在于，所述隔离层的材料包括III‑V族化合物。8.如权利要求7所述的集成结构，其特征在于，所述隔离层包括掺氧的III‑V族化合物层。9.如权利要求1‑8任一项所述的集成结构，其特征在于，所述集成结构还包括缓冲层，所述缓冲层形成在所述隔离层和所述HBT器件之间。10.如权利要求9所述的集成结构，其特征在于，所述缓冲层包括掺铝的III‑V族化合物层。11.一种HBT器件和保护电路的集成结构的制备方法，其特征在于，包括：在衬底的第一表面上形成保护电路；在所述保护电路上形成隔离层；以及，在所述隔离层上形成HBT器件。12.如权利要求11所述的制备方法，其特征在于，所述保护电路的制备方法包括：在所述衬底上外延生长第一导电类型的III‑V族化合物层；对所述III‑V族化合物层的部分执行离子注入以形成第二导电类型的掺杂区，所述III‑V族化合物层中未被注入的部分和所述第二导电类型的掺杂区构成保护电路中的PN结。13.如权利要求11所述的制备方法，其特征在于，还包括形成互连结构，所述互连结构的形成方法包括：从所述衬底的第二表面刻蚀所述衬底以形成接触孔，至少部分接触孔暴露出所述保护电路；以及，淀积导电材料层，所述导电材料层填充所述接触孔以形成导电插塞，所述导电材料层还覆盖所述衬底的第二表面，以用于形成互连线。2CN115295531A说明书1/7页HBT器件和保护电路的集成结构及其制备方法技术领域[0001]本发明涉及集成电路技术领域，特别涉及一种HBT器件和保护电路的集成结构及其制备方法。背景技术[0002]传统的功率放大器（PA）集成电路一般包括有源器件、无源器件以及保护电路等，其中保护电路通常可用于实现静电保护，避免器件受到静电击穿。例如，在设置有异质结双极型晶体管（HBT器件）的集成电路中，在HBT器件的外侧区域会布置有静电保护电路，该静电保护电路需额外打线以和HBT器件相连，进而实现对HBT器件的静电保护。然而，设置在器件外侧的保护电路必然需要占用较大的面积，且额外设置的引线还容易产生寄生电感。发明内容[0003]本发明的目的在于提供一种HBT器件和保护电路的集成结构，以解决现有技术中所设置的保护电路需要占用较大面积的问题。[0004]为解决上述技术问题，本发明提供一种器件加