预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共13页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115443544A(43)申请公布日2022.12.06(21)申请号202180029879.0(74)专利代理机构中科专利商标代理有限责任(22)申请日2021.03.29公司11021专利代理师王晖(30)优先权数据2020-0786532020.04.27JP(51)Int.Cl.H01L29/872(2006.01)(85)PCT国际申请进入国家阶段日H01L21/20(2006.01)2022.10.20H01L21/205(2006.01)(86)PCT国际申请的申请数据H01L21/3065(2006.01)PCT/JP2021/0131692021.03.29H01L21/329(2006.01)(87)PCT国际申请的公布数据H01L29/06(2006.01)WO2021/220690JA2021.11.04H01L29/47(2006.01)H01L29/861(2006.01)(71)申请人京瓷株式会社H01L29/868(2006.01)地址日本京都府(72)发明人东克典泽田达郎权利要求书1页说明书6页附图5页(54)发明名称半导体元件的制造方法以及半导体装置(57)摘要半导体元件的制造方法包含如下工序:在基板(11)的表面(11a)上具有开口(22),在开口(22)的周围上表面区域留下高低差(23)地设置掩模(21);使半导体从自开口(22)露出的表面(11a)外延生长到周围上表面区域上,制作具有半导体层(31)的半导体元件,该半导体层(31)具有转印有高低差(23)的第一面;和对与掩模(21)相接的半导体层(31)的第一面进行干式蚀刻,来转印高低差(23)。掩模(21)包含成为半导体层(31)中的供体或受体的元素。CN115443544ACN115443544A权利要求书1/1页1.一种半导体元件的制造方法,包含如下工序:在基板的表面上具有开口,在所述开口的周围上表面区域留下高低差地设置掩模;使半导体从自所述开口露出的所述表面外延生长到所述周围上表面区域上,制作具有半导体层的半导体元件,该半导体层具有转印有所述高低差的第一面;和对与所述掩模相接的所述半导体层的第一面进行干式蚀刻,来转印所述高低差,所述掩模包含成为所述半导体层中的供体或受体的元素。2.根据权利要求1所述的半导体元件的制造方法,其中,所述半导体元件通过转印所述高低差来形成台面构造或沟槽构造。3.根据权利要求1或2所述的半导体元件的制造方法,其中,所述半导体层的第一面被无掩模地干式蚀刻。4.根据权利要求1~3中任一项所述的半导体元件的制造方法,其中,所述半导体层的第一面在被干式蚀刻后,被湿式蚀刻。5.根据权利要求1~3中任一项所述的半导体元件的制造方法,其中,所述半导体层的第一面在被干式蚀刻后,进一步被干式蚀刻。6.根据权利要求1~5中任一项所述的半导体元件的制造方法,其中,所述半导体层从所述表面起在层叠方向上外延生长n+型半导体层、n‑型半导体层以及n+型半导体层。7.一种半导体装置,包含通过权利要求1~6中任一项所述的半导体元件的制造方法而制造的半导体元件。2CN115443544A说明书1/6页半导体元件的制造方法以及半导体装置技术领域[0001]本公开涉及半导体元件的制造方法以及半导体装置。背景技术[0002]在专利文献1中记载了使用包含SiO2的掩模并通过ELO(EpitaxialLateralOverGrowth,外延横向过生长)法来制作GaN系半导体的半导体元件的制造方法。[0003]在先技术文献[0004]专利文献[0005]专利文献1:JP专利第4638958号公报发明内容[0006]1个方式所涉及的半导体元件的制造方法包含如下工序:在基板的表面上具有开口,在所述开口的周围上表面区域留下高低差地设置掩模;使半导体从自所述开口露出的所述表面外延生长到所述周围上表面区域上,制作具有半导体层的半导体元件,该半导体层具有转印了所述高低差的第一面;和对与所述掩模相接的所述半导体层的第一面进行干式蚀刻,来转印所述高低差。所述掩模包含成为所述半导体层中的供体或受体的元素。[0007]1个方式所涉及的半导体装置包含通过上述的半导体元件的制造方法而制造的半导体元件。附图说明[0008]图1是用于说明实施方式所涉及的半导体元件的制造方法以及半导体元件的截面示意图。[0009]图2是用于说明实施方式所涉及的半导体元件的制造方法以及半导体元件的截面示意图。[0010]图3是用于说明实施方式所涉及的半导体元件的制造方法以及半导体元件的示意性立体图。[0011]图4是用于说明实施方式所涉及的半导体元件的制造方法的工序图。[0012]图5是用于说明实施方式所涉及的半导体元件的制造方