制造半导体薄膜装置的方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115461840A(43)申请公布日2022.12.09(21)申请号202180031541.9(74)专利代理机构北京派特恩知识产权代理有(22)申请日2021.03.17限公司11270专利代理师杨丽岩姚开丽(30)优先权数据20164000.02020.03.18EP(51)Int.Cl.H01L21/033(2006.01)(85)PCT国际申请进入国家阶段日H01L29/40(2006.01)2022.10.26(86)PCT国际申请的申请数据PCT/NL2021/0501822021.03.17(87)PCT国际申请的公布数据WO2021/187982EN2021.09.23(71)申请人荷兰应用自然科学研究组织TNO地址荷兰海牙(72)发明人阿尔费雷多·马梅利奥克·易斯克·克罗内迈耶尔弗雷迪·罗泽博姆权利要求书2页说明书13页附图8页(54)发明名称制造半导体薄膜装置的方法(57)摘要本公开涉及一种制造薄膜装置(100)的方法。将多级纳米压印光刻模板(20)转移到薄膜堆叠部中，该薄膜堆叠部包括电极层(11)和对电极层进行覆盖的遮盖牺牲层(12)。对模板进行转移，从而对装置(100)进行图案化，并且使电极的预定的绝缘区域(A2)暴露，同时保留牺牲层的剩余部分(12a)，牺牲层的剩余部分覆盖电极的预定的电接触区域(A1)。执行区域选择性ALD工艺，以用覆盖层选择性地覆盖电极层的暴露区域。在移除牺牲层(12)的剩余部分(12a)之后，使电极层(11)的电接触区域(A1)暴露以进行后续处理。CN115461840ACN115461840A权利要求书1/2页1.制造半导体薄膜装置(100)的方法，所述方法包括：‑提供包括电极层(11)的薄膜堆叠部(10)，‑沉积对所述电极层(11)进行覆盖的遮盖牺牲层(12)，‑将多级纳米压印光刻模板(20)布置在所述遮盖牺牲层(12)上，其中，所述多级纳米压印光刻模板(20)包括：o至少一个位于第一级(L1)处的第一部分(P1)，所述第一部分对应于所述电极层(11)的预定的电接触区域(A1)，o以及位于第二级(L2)处的第二部分(P2)，所述第二级不同于所述第一级，所述第二部分对应于所述电极层(11)的预定的绝缘区域(A2)，‑将所述多级纳米压印光刻模板(20)转移(T)到所述薄膜堆叠部(10)中，从而对所述薄膜装置(100)进行图案化，并且使所述电极层的所述预定的绝缘区域(A2)暴露，同时保留所述遮盖牺牲层(12)的剩余部分(12a)，所述遮盖牺牲层的剩余部分覆盖所述电极层(11)的所述预定的电接触区域(A1)；‑执行区域选择性ALD工艺(AS‑ALD)，以用由覆盖材料(30m)构成的覆盖层(30)选择性地覆盖所述电极层(11)的暴露区域，所述区域选择性ALD工艺被配置成使得所述覆盖材料(30m)在所述电极层(11)上的沉积速率相比在所述牺牲层(12)上的沉积速率更高，以及‑将所述牺牲层(12)的所述剩余部分(12a)移除，以使所述电极层(11)的所述电接触区域(A1)暴露。2.根据权利要求1所述的方法，其中，‑所提供的薄膜堆叠部(10)包括埋入的另一电极层(17)和绝缘层18，所述绝缘层将所述电极层(11)与所述另一电极层(17)分隔开，并且其中，‑所述多级纳米压印光刻模板(20)包括位于另一级(L3)处的另一部分(P3)，所述另一级不同于所述第一级和所述第二级，所述另一部分对应于所述另一电极层(17)的预定的接触区域(A3)，并且其中，在转移时，所述另一电极层(17)的所述预定的接触区域(A3)被暴露。3.根据权利要求2所述的方法，其中，所述覆盖材料(30m)在电极材料(11m)上的沉积速率相比在所述另一电极层(17)上的沉积速率更高。4.根据权利要求1至3中任一项所述的方法，其中，所述方法还包括一个或多个回蚀刻工艺步骤，以移除所述沉积的覆盖材料(30m)的部分。5.根据权利要求1至4中任一项所述的方法，其中，所述方法包括执行金属化工艺，以在所述电极层(11)的暴露的接触区域(A1)上形成导电接触板部(41)。6.根据权利要求1至5中任一项所述的方法，其中，所述区域选择性ALD工艺(AS‑ALD)是区域选择性空间分辨ALD工艺。7.根据权利要求1至6中任一项所述的方法，其中，所述方法包括执行金属化工艺，以在所述电极层和所述另一电极层(11，17)的暴露的接触区域(A1，A3)上形成导电接触板部(41，42)。8.根据权利要求2至7中任一项所述的方法，其中，所述方法被配置成用于制造晶体管装置，并且其中：2CN115461840A权利要求书2/2页‑所述电极层(11)和电极层(17)中的一个被布置成形成栅极(110)；