改善字线多晶硅层研磨后硬掩模层厚度均匀性的方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115528032A(43)申请公布日2022.12.27(21)申请号202211246952.2(22)申请日2022.10.12(71)申请人华虹半导体（无锡）有限公司地址214028江苏省无锡市新吴区新洲路30号(72)发明人王德鑫马强米琳宁威高骏吴志涛韩笑(74)专利代理机构上海浦一知识产权代理有限公司31211专利代理师刘昌荣(51)Int.Cl.H01L27/115(2017.01)H01L27/11521(2017.01)H01L27/11524(2017.01)权利要求书1页说明书4页附图1页(54)发明名称改善字线多晶硅层研磨后硬掩模层厚度均匀性的方法(57)摘要本申请提供一种改善字线多晶硅层研磨后硬掩模层厚度均匀性的方法，包括：提供一衬底，衬底分为核心区和外围区，核心区上形成有多个闪存栅结构；沉积硬掩模层，覆盖核心区和外围区；刻蚀硬掩模层，在核心区的硬掩模层中形成多个条状沟槽；沉积字线多晶硅层，覆盖硬掩模层并填满多个条状沟槽；研磨字线多晶硅层和硬掩模层至硬掩模层的厚度比预定厚度多出预留部分时终止；实施浸泡工艺去除硬掩模层的预留部分。通过先将硬掩模层研磨至比预定厚度多出预留部分再实施浸泡工艺去除该预留部分的方式，提高字线多晶硅层研磨后硬掩模层厚度的均匀性，减少后续刻蚀硬掩模层时硬掩模层的残留。CN115528032ACN115528032A权利要求书1/1页1.一种改善字线多晶硅层研磨后硬掩模层厚度均匀性的方法，其特征在于，所述方法包括：提供一衬底，所述衬底分为核心区和外围区，所述核心区上形成有多个闪存栅结构；沉积硬掩模层，覆盖所述核心区和所述外围区；刻蚀所述硬掩模层，在所述核心区的硬掩模层中形成多个条状沟槽；沉积字线多晶硅层，覆盖所述硬掩模层并填满所述多个条状沟槽；研磨所述字线多晶硅层和所述硬掩模层至所述硬掩模层的厚度比预定厚度多出预留部分时终止；实施浸泡工艺去除所述硬掩模层的预留部分。2.根据权利要求1所述的方法，其特征在于，所述浸泡工艺的工艺参数为：100:1的氢氟酸浸泡40s‑1000s。3.根据权利要求1所述的方法，其特征在于，所述浸泡工艺的工艺参数为：200:1的氢氟酸浸泡100s‑2300s。4.根据权利要求1所述的方法，其特征在于，所述预留部分为100埃‑2000埃。5.根据权利要求1所述的方法，其特征在于，所述沉积为化学气相沉积。6.根据权利要求1所述的方法，其特征在于，所述研磨为化学机械研磨。7.根据权利要求1所述的方法，其特征在于，所述闪存栅结构包括：位于所述核心区的栅氧化层上的浮栅，位于所述浮栅上的ONO层，位于所述ONO层上的控制栅，位于所述控制栅上的氧化层，覆盖所述浮栅、所述ONO层、所述控制栅和所述氧化层的侧壁的侧墙。8.根据权利要求7所述的方法，其特征在于，所述ONO层由氧化硅‑氮化硅‑氧化硅层组成。2CN115528032A说明书1/4页改善字线多晶硅层研磨后硬掩模层厚度均匀性的方法技术领域[0001]本申请涉及半导体技术领域，具体涉及一种改善字线多晶硅层研磨后硬掩模层厚度均匀性的方法。背景技术[0002]目前，快闪存储器(FlashMemory)又称闪存，已经成为非挥发性存储器的主流存储器。根据结构不同，闪存可分为或非闪存(NORFlash)和与非闪存(NANDFlash)。闪存的主要特点是在不加电的情况下能长期保持存储的信息；且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。[0003]现有的快闪存储器包括位于基底上的核心存储电路(CellCircuit)和位于核心存储电路周围的外围电路(PeripheralCircuit)。核心存储电路包括一些具有较小特征尺寸的晶体管，而外围电路主要包括具有一些较大特征尺寸的高压及中低压电路的常规MOS晶体管，如果是嵌入式，还会有相应的低压逻辑电路。其中，核心存储电路中的相邻两晶体管的栅极之间的距离非常小，而外围电路中的两晶体管的栅极之间的距离相对较大。[0004]多晶硅平坦化技术(PolyCMP)广泛应用于嵌入式闪存的制造工艺中，比如浮置栅极(Floatinggate)的平坦化和字线(Wordline)的平坦化。[0005]现有技术中，先做flash存储单元阵列区域的器件，包括多个间隔闪存栅结构，然后再分别制作外围电路区域的器件例如逻辑区的逻辑栅和flash存储单元阵列区域的字线。制作flash存储单元阵列区域的字线时，先在衬底上形成一硬掩模层，覆盖flash存储单元阵列区域和外围电路区域，再通过刻蚀在flash存储单元阵列区域上的硬掩模层中形成多个条状沟槽；然后，在衬底上沉积多晶硅层，填满所述沟槽，接着，通过研磨去除外