预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共12页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

(19)中华人民共和国国家知识产权局(12)发明专利(10)授权公告号CN104835751B(45)授权公告日2018.06.01(21)申请号201510069654.4(51)Int.Cl.(22)申请日2015.02.10H01L21/60(2006.01)H01L21/3213(2006.01)(65)同一申请的已公布的文献号申请公布号CN104835751A(56)对比文件CN102403243A,2012.04.04,(43)申请公布日2015.08.12CN103367243A,2013.10.23,(30)优先权数据CN102194760A,2011.09.21,14/176,6972014.02.10USUS2011254151A1,2011.10.20,(73)专利权人格罗方德半导体公司CN102244019A,2011.11.16,地址英属开曼群岛大开曼岛审查员吴朦朦专利权人英特摩勒卡莱有限公司(72)发明人R·维勒克T·阿塔纳索夫A·董G·诺林(74)专利代理机构北京戈程知识产权代理有限公司11314代理人程伟王锦阳权利要求书1页说明书6页附图4页(54)发明名称在集成电路制造期间蚀刻铜的方法(57)摘要本发明揭露在集成电路制造期间蚀刻铜的方法。在一个示例实施例中,一种制造集成电路的方法包括:提供集成电路结构,该集成电路结构包括铜凸块结构以及位于该铜凸块结构下方并邻近该铜凸块结构的铜晶种层;以及利用湿式蚀刻化学相对该铜凸块结构选择性蚀刻该晶种层,该湿式蚀刻化学由体积百分比为约0.07至约0.36的H3PO4,体积百分比为约0.1至约0.7的H2O2,以及其余为H2O及可选的NH4OH组成。CN104835751BCN104835751B权利要求书1/1页1.一种制造集成电路的方法,包括:提供集成电路结构,该集成电路结构包括铜凸块结构以及位于该铜凸块结构下方并邻近该铜凸块结构的铜晶种层;利用湿式蚀刻化学相对该铜凸块结构选择性蚀刻该晶种层,该湿式蚀刻化学包含体积百分比为0.07至0.36的H3PO4,体积百分比为0.1至0.7的H2O2,以及其余为H2O,其中,蚀刻该晶种层包括在30℃至60℃的温度下施加该湿式蚀刻化学。2.如权利要求1所述的方法,其中,蚀刻该晶种层包括施加该湿式蚀刻化学60秒至5分钟的时长。3.如权利要求1所述的方法,还包括制造包括该铜凸块结构以及位于该铜凸块结构下方并邻近该铜凸块结构的该铜晶种层的该集成电路结构。4.如权利要求3所述的方法,其中,制造该集成电路结构包括利用物理气相沉积制程在钝化层上方沉积该铜晶种层,其中,该铜晶种层沉积至500至10000埃的厚度。5.如权利要求4所述的方法,其中,制造该集成电路结构包括利用电化学沉积来沉积该铜凸块结构至40um至70um的高度。6.如权利要求5所述的方法,其中,制造该集成电路结构包括在沉积该铜晶种层以前沉积含钛阻挡层,其中,沉积该含钛阻挡层包括沉积该含钛阻挡层至500至2000埃的厚度。7.如权利要求6所述的方法,其中,制造该集成电路结构包括在该铜凸块结构上方沉积SnAg焊料层。8.如权利要求7所述的方法,还包括利用稀释氢氟酸蚀刻剂相对该铜凸块结构及该焊料层选择性蚀刻该钛阻挡层。9.如权利要求1所述的方法,其中,蚀刻该铜晶种层包括蚀刻不位于该铜凸块结构下方的区域中的该铜晶种层。10.如权利要求9所述的方法,其中,蚀刻该铜晶种层由蚀刻不位于该铜凸块结构下方的区域中的该铜晶种层组成以及该铜凸块结构的底切程度小于1微米。11.如权利要求1所述的方法,其中,蚀刻该晶种层包括利用湿式蚀刻化学施加湿式蚀刻剂,在该湿式蚀刻化学中,H2O2的体积百分比为0.1至0.3。12.一种制造集成电路的方法,包括:提供集成电路结构,该集成电路结构包括铜凸块结构以及位于该铜凸块结构下方并邻近该铜凸块结构的铜晶种层;利用湿式蚀刻化学相对该铜凸块结构选择性蚀刻该晶种层,该湿式蚀刻化学包含体积百分比为0.07至0.36的H3PO4,体积百分比为0.1至0.7的H2O2,以及其余为H2O,其中,蚀刻该晶种层包括在30℃至60℃的温度下施加该湿式蚀刻化学,以及其中,蚀刻该铜晶种层包括蚀刻不位于该铜凸块结构下方的区域中的该铜晶种层,以及该铜凸块结构的底切程度小于1微米。2CN104835751B说明书1/6页在集成电路制造期间蚀刻铜的方法技术领域[0001]本揭露通常涉及制造集成电路的方法,尤其涉及在集成电路制造期间蚀刻铜的方法。背景技术[0002]当前的集成电路中的大多数是通过使用多个互连的场效应晶体管(fieldeffecttransistor;FET)(也被称为金属氧化物半导体场效应晶体管(metaloxidesemiconductorfiledeffecttransi