一种沟槽栅电荷存储型IGBT及其制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN107731897A(43)申请公布日2018.02.23(21)申请号201710984650.8H01L21/28(2006.01)(22)申请日2017.10.20(71)申请人电子科技大学地址611731四川省成都市高新区（西区）西源大道2006号(72)发明人张金平田丰境赵倩刘竞秀李泽宏任敏张波(74)专利代理机构成都点睛专利代理事务所(普通合伙)51232代理人葛启函(51)Int.Cl.H01L29/06(2006.01)H01L29/423(2006.01)H01L29/739(2006.01)H01L21/331(2006.01)权利要求书2页说明书9页附图17页(54)发明名称一种沟槽栅电荷存储型IGBT及其制造方法(57)摘要一种沟槽栅电荷存储型IGBT及其制造方法，属于功率半导体器件技术领域。本发明通过合理引入分裂沟槽栅结构和浮空P型体区，在不影响IGBT器件阈值电压和开通的情况下，减小了密勒电容，改善了密勒效应带来的不利影响；降低了整体栅电容，提高了器件开关速度，降低器件的开关损耗，改善传统CSTBT结构正向导通压降与关断损耗之间的折中；避免了器件开启动态过程中的电流、电压振荡和EMI问题，提高了器件的可靠性；改善了沟槽底部电场集中效应，提高了器件的击穿电压；提高器件发射极端的载流子增强效应，改善了漂移区的载流子浓度分布，进一步改善了正向导通压降与关断损耗的折中。此外，本发明提出的制造方法具有实现难度低、产品良率高、成本低的优势。CN107731897ACN107731897A权利要求书1/2页1.一种沟槽栅电荷存储型IGBT，其元胞结构包括：从下而上依次层叠设置的集电极金属(13)、P型集电区(12)、N型电场阻止层(11)、N型漂移区(10)和发射极金属(1)；其特征在于：所述N型漂移区(10)中具有Nsd区(3)、Psd区(4)、P型基区(5)、N型电荷存储层(6)和分裂沟槽栅结构；Nsd区(3)和Psd区(4)相互接触且并排位于发射极金属(1)的下方并与发射极金属(1)相连；P型基区(5)位于Nsd区(3)和Psd区(4)的下方且与二者相连，N型电荷存储层(6)位于P型基区(5)和N型漂移区(10)之间；所述分裂沟槽栅结构包括：栅电极(81)、第一栅介质层(82)、第二栅介质层(83)、分裂电极(71)、第一分裂电极介质层(72)和第二分裂电极介质层(73)，分裂沟槽栅结构向下穿过Nsd区(3)、P型基区(5)和N型电荷存储层(6)并延伸入N型漂移区(10)，栅电极(81)的深度大于P型基区(5)的结深且小于N型电荷存储层(6)的结深，栅电极(81)上表面通过第一介质层(22)与发射极金属(1)相连，栅电极(81)通过第一栅介质层(82)分别与Nsd区(3)、P型基区(5)和N型电荷存储层(6)相接触，分裂电极(71)呈“L”型半包围栅电极(81)设置，分裂电极(71)上表面与发射极金属(1)相连，分裂电极(71)通过第二栅介质层(83)与栅电极(81)之间相连，分裂电极(71)通过第一分裂电极介质层(73)与N型漂移区(10)相接触；栅介质层82、83的厚度不大于分裂电极介质层72、73的厚度；所述N型漂移区(10)顶层中还具有浮空P区(9)，所述浮空P区(9)通过第二分裂电极介质层(72)与分裂电极(71)相连，浮空P区(9)及第二分裂电极介质层(72)的上表面具有第二介质层(21)，第二介质层(21)与发射极金属(1)相连。2.根据权利要求1所述的一种沟槽栅电荷存储型IGBT，其特征在于：N型电荷存储层(6)下方且靠近N型电荷存储层(6)侧的分裂电极介质层的侧壁厚度大于N型电荷存储层(6)下方且远离N型电荷存储层(6)侧的分裂电极介质层的侧壁厚度。3.根据权利要求1所述的一种沟槽栅电荷存储型IGBT，其特征在于：分裂电极(71)的材料自上而下依次为N型重掺杂、N型轻掺杂、P型掺杂的多晶硅材料。4.根据权利要求1所述的一种沟槽栅电荷存储型IGBT，其特征在于：分裂电极(71)的材料自上而下依次为P型重掺杂、N型轻掺杂、P型掺杂的多晶硅材料。5.根据权利要求1所述的一种沟槽栅电荷存储型IGBT，其特征在于：浮空P区(9)的结深不小于分裂槽栅结构的深度。6.一种沟槽绝缘栅双极型晶体管的制造方法，其特征在于，包括如下步骤：步骤1：选取N型单晶硅片，采用外延工艺依次形成N型电场阻止层(11)和N型漂移区(10)；步骤2：在硅片表面生长一层场氧，光刻出有源区，再生长一层预氧后通过离子注入P型杂质并退火处理制备浮空P区(9)，所述浮空P区(9)位于N型漂移区(10)顶层的一侧；步骤3：在硅片表面生长一层场氧，光刻出有源区，再