新型沟槽IGBT半导体器件及其制备方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN113193044A(43)申请公布日2021.07.30(21)申请号202110565892.X(22)申请日2021.05.24(71)申请人江苏宏微科技股份有限公司地址213022江苏省常州市新北区华山中路18号(72)发明人戚丽娜张景超井亚会俞义长赵善麒(74)专利代理机构常州佰业腾飞专利代理事务所(普通合伙)32231代理人陈红桥(51)Int.Cl.H01L29/739(2006.01)H01L29/06(2006.01)H01L29/423(2006.01)H01L21/331(2006.01)权利要求书1页说明书4页附图3页(54)发明名称新型沟槽IGBT半导体器件及其制备方法(57)摘要本发明提供了一种新型沟槽IGBT半导体器件及其制备方法，包括衬底，以及在所述衬底上依次外延形成的基区、阱区、源区，并且在所述基区和所述阱区中还设有多个真沟槽栅单元，以及设置于相邻所述真沟槽栅单元之间的假沟槽栅单元，其中，每个所述真沟槽栅单元两侧分别设有源区，并且在每个所述真沟槽栅单元和每个所述假沟槽栅单元底部还设有底部掺杂区。本发明能够实现局部超结结构以提高击穿电压，并能够实现结构厚度的降低以减小压降，从而能够减小电容面积和密勒电容，保证器件的性能。CN113193044ACN113193044A权利要求书1/1页1.一种新型沟槽IGBT半导体器件，其特征在于，包括衬底，以及在所述衬底上依次外延形成的基区、阱区、源区，并且在所述基区和所述阱区中还设有多个真沟槽栅单元，以及设置于相邻所述真沟槽栅单元之间的假沟槽栅单元，其中，每个所述真沟槽栅单元两侧分别设有源区，并且在每个所述真沟槽栅单元和每个所述假沟槽栅单元底部还设有底部掺杂区。2.根据权利要求1所述的新型沟槽IGBT半导体器件，其特征在于，所述底部掺杂区的宽度与对应的所述真沟槽栅单元或所述假沟槽栅单元的宽度相同。3.根据权利要求2所述的新型沟槽IGBT半导体器件，其特征在于，所述底部掺杂区位于所述基区内。4.根据权利要求3所述的新型沟槽IGBT半导体器件，其特征在于，所述底部掺杂区为P+型掺杂区。5.根据权利要求3所述的新型沟槽IGBT半导体器件，其特征在于，所述衬底为N型衬底。6.根据权利要求3所述的新型沟槽IGBT半导体器件，其特征在于，所述基区为N+基区。7.根据权利要求3所述的新型沟槽IGBT半导体器件，其特征在于，所述阱区为P型阱区。8.根据权利要求3所述的新型沟槽IGBT半导体器件，其特征在于，所述源区为N+源区。9.一种新型沟槽IGBT半导体器件制备方法，用于制作权利要求1‑8任一项所述的新型沟槽IGBT半导体器件，其特征在于，包括以下步骤：GR注入及推结、基区注入及推结、沟槽刻蚀、阱区大角度注入、栅氧化层、底部掺杂区注入、多晶硅淀积和刻蚀、源区注入及激活、孔、金属、钝化层、BGBM。10.根据权利要求9所述的新型沟槽IGBT半导体器件制备方法，其特征在于，所述阱区大角度注入的角度为20°～45°。2CN113193044A说明书1/4页新型沟槽IGBT半导体器件及其制备方法技术领域[0001]本发明涉及半导体技术领域，具体涉及一种新型沟槽IGBT半导体器件和一种新型沟槽IGBT半导体器件制备方法。背景技术[0002]目前，功率器件高功率密度、不断小型化是一个大趋势，例如，IGBT芯片也需要进一步提高功率密度。通常为提高IGBT芯片的功率密度做法，一般采用精细化元胞设计，增加沟槽的密度，以达到增加电流密度的目的，但是，因为沟槽密度的增加，往往导致电容面积和密勒电容的增加，从而影响芯片性能。发明内容[0003]本发明旨在至少在一定程度上解决上述技术中的技术问题之一。为此，本发明的一个目的在于提出一种新型沟槽IGBT半导体器件，能够实现局部超结结构以提高击穿电压，并能够实现结构厚度的降低以减小压降，从而能够减小电容面积和密勒电容，保证器件的性能。[0004]本发明的第二个目的在于提出一种新型沟槽IGBT半导体器件制备方法。[0005]为达到上述目的，本发明第一方面实施例提出了一种新型沟槽IGBT半导体器件，包括衬底，以及在所述衬底上依次外延形成的基区、阱区、源区，并且在所述基区和所述阱区中还设有多个真沟槽栅单元，以及设置于相邻所述真沟槽栅单元之间的假沟槽栅单元，其中，每个所述真沟槽栅单元两侧分别设有源区，并且在每个所述真沟槽栅单元和每个所述假沟槽栅单元底部还设有底部掺杂区。[0006]根据本发明实施例提出的新型沟槽IGBT半导体器件，通过设置衬底，以及在衬底上依次外延形成的基区、阱区、源区，并且在基区和阱区中还设有多个真沟槽栅单元，以及设置于相邻真沟槽栅单元之间的假沟槽栅单元，其中，在每