一种减小米勒电容的新型RC-IGBT结构.pdf
一吃****成益
在线预览结束,喜欢就下载吧,查找使用更方便
相关资料
一种减小米勒电容的新型RC-IGBT结构.pdf
本发明提供了一种减小米勒电容的新型RC‑IGBT结构,该结构在常规RC‑IGBT结构的基础上,在沟槽栅下方对应的P型集电区与集电极金属之间增添SiO
一种减小米勒电容的MOSFET制造方法.pdf
本发明公开了一种减小米勒电容的MOSFET制造方法,采用本方法制造的MOSFET,第二多晶硅(多晶硅栅)下方与外延层(漏端)之间的介质层包括第一氧化层、氮化硅和第三氧化层,而传统方法中多晶硅栅下方与漏端之间的介质层为单一的栅氧化层,显而易见,本方法制造的MOSFET的介质层厚度大于现有技术中的栅氧化层,介质层厚度越大对应的电容值越小,因此本发明的MOSFET的多晶硅栅底部与漏端之间的寄生电容比传统方法较小,降低了作为开关电路时的开关损耗,可适用于高频领域,具有更广的适用范围。
一种具有低米勒电容的VDMOS器件结构及其制备方法.pdf
本发明提供一种低米勒电容的VDMOS器件结构及其制作方法。其器件结构的多晶硅栅分控制栅和屏蔽栅两部分,其中位于沟道上的多晶硅栅称为控制栅,控制沟道开启和关断,而位于厚场氧层上面的多晶硅与源电极相连或不相连,称为屏蔽栅。所述新型VDMOS器件的制作方法需要将常规VDMOS的制作方法与局部氧化(LOCOS)工艺相结合,利用一次栅极工艺同时形成控制栅和屏蔽栅,从而节省了制作器件的成本,所述厚氧区域10的引入能够显著减小器件的米勒电容,从而改善VDMOS器件的开关特性。
一种降低米勒电容的MOSFET制造方法.pdf
本发明公开了一种降低米勒电容的MOSFET制造方法,采用本方法制造的MOSFET,第二多晶硅(多晶硅栅)下方与外延层(漏端)之间的介质层包括第一氧化层、氮化硅和第二氧化层,而传统方法中多晶硅栅下方与漏端之间的介质层为单一的栅氧化层,显而易见,本方法制造的MOSFET的介质层厚度大于现有技术中的栅氧化层,介质层厚度越大对应的电容值越小,因此本发明的MOSFET的多晶硅栅底部与漏端之间的寄生电容比传统方法较小,降低了作为开关电路时的开关损耗,可适用于高频领域,具有更广的适用范围。
一种基于米勒电容的采样保持电路.docx
一种基于米勒电容的采样保持电路一种基于米勒电容的采样保持电路概述:在电子学领域,采样保持电路是常用的电路之一,用于采集模拟信号并将其保持在一段时间内,以便于数字信号处理器对信号进行数字化处理。然而,在实际应用中,由于电容器的带宽限制和带来的噪声影响,传统的采样保持电路难以实现高精度、高速率、低噪声的数据采集。为了解决这一问题,本文提出了一种基于米勒电容的采样保持电路。该电路采用一个低带宽的电容器,并将其与一个高带宽的电容器串联,从而实现高精度和高带宽的数据采集。此外,该电路还有一个反馈环路,可以有效的抑制