栅极沟槽以及半导体器件的制造方法.pdf

(19)中华人民共和国国家知识产权局*CN102376576A*(12)发明专利申请(10)申请公布号CN102376576A(43)申请公布日2012.03.14(21)申请号201010261546.4(22)申请日2010.08.24(71)申请人中芯国际集成电路制造(上海)有限公司地址201203上海市张江路18号(72)发明人韩秋华黄敬勇鲍俊波张翼英(74)专利代理机构上海思微知识产权代理事务所(普通合伙)31237代理人屈蘅李时云(51)Int.Cl.H01L21/336(2006.01)权利要求书2页说明书6页附图9页(54)发明名称栅极沟槽以及半导体器件的制造方法(57)摘要本发明公开了一种栅极沟槽和半导体器件的制造方法，所述栅极沟槽的制造方法包括：在半导体衬底上依次形成掺杂多晶硅层和非掺杂多晶硅层；刻蚀非掺杂多晶硅层和掺杂多晶硅层，形成图案化非掺杂多晶硅层和图案化掺杂多晶硅层，所述图案化掺杂多晶硅层的截面宽度小于图案化非掺杂多晶硅层的截面宽度；在图案化非掺杂多晶硅层和图案化掺杂多晶硅层的侧壁形成侧壁层；去除图案化非掺杂多晶硅层和图案化掺杂多晶硅层，形成栅极沟槽。本发明使形成的图案化掺杂多晶硅层的截面宽度小于所述非掺杂多晶硅层的截面宽度，可确保获得轮廓较佳的金属栅极。CN1023765ACCNN110237657602376584A权利要求书1/2页1.一种栅极沟槽的制造方法，包括：在半导体衬底上依次形成掺杂多晶硅层和非掺杂多晶硅层；刻蚀所述非掺杂多晶硅层和掺杂多晶硅层，形成图案化非掺杂多晶硅层和图案化掺杂多晶硅层，所述图案化掺杂多晶硅层的截面宽度小于所述图案化非掺杂多晶硅层的截面宽度；在所述图案化非掺杂多晶硅层和图案化掺杂多晶硅层的侧壁形成侧壁层；去除所述图案化非掺杂多晶硅层和图案化掺杂多晶硅层，形成栅极沟槽。2.如权利要求1所述的栅极沟槽的制造方法，其特征在于，所述掺杂多晶硅层中掺杂有磷离子。3.如权利要求1所述的栅极沟槽的制造方法，其特征在于，所述掺杂多晶硅层的厚度为4.如权利要求1所述的栅极沟槽的制造方法，其特征在于，所述掺杂多晶硅层是利用低压化学气相沉积的方式形成的。5.如权利要求1所述的栅极沟槽的制造方法，其特征在于，刻蚀所述非掺杂多晶硅层和掺杂多晶硅层时所采用的刻蚀气体为溴化氢、氦气和氧气的混合气体。6.如权利要求1至5中任一项所述的栅极沟槽的制造方法，其特征在于，在半导体衬底上形成掺杂多晶硅层和非掺杂多晶硅层之前，还包括：在所述半导体衬底上形成栅极氧化层。7.如权利要求1至5中任一项所述的栅极沟槽的制造方法，其特征在于，在图案化非掺杂多晶硅层和图案化掺杂多晶硅层的侧壁形成侧壁层之前，还包括：湿法清洗所述半导体衬底。8.如权利要求1至5中任一项所述的栅极沟槽的制造方法，其特征在于，去除所述图案化非掺杂多晶硅层和图案化掺杂多晶硅层之前，还包括：在所述半导体衬底上形成层间介电层；进行化学机械研磨工艺，直至暴露所述图案化非掺杂多晶硅层。9.一种半导体器件的制造方法，包括：提供具有第一区域和第二区域的半导体衬底；在所述半导体衬底上依次形成掺杂多晶硅层和非掺杂多晶硅层；刻蚀所述非掺杂多晶硅层和掺杂多晶硅层，对应所述第一区域和第二区域分别形成图案化非掺杂多晶硅层和图案化掺杂多晶硅层，所述图案化掺杂多晶硅层的截面宽度小于所述图案化非掺杂多晶硅层的截面宽度；在所述图案化非掺杂多晶硅层和图案化掺杂多晶硅层的侧壁形成侧壁层；去除所述图案化非掺杂多晶硅层和图案化掺杂多晶硅层，以在所述第一区域上形成第一栅极沟槽，并在所述第二区域上形成第二栅极沟槽；在所述第一栅极沟槽内形成第一金属栅极，并在所述第二栅极沟槽内形成第二金属栅极。10.如权利要求9所述的半导体器件的制造方法，其特征在于，所述掺杂多晶硅层中掺杂有磷离子。11.如权利要求9所述的半导体器件的制造方法，其特征在于，所述掺杂多晶硅层的厚2CCNN110237657602376584A权利要求书2/2页度为12.如权利要求9所述的半导体器件的制造方法，其特征在于，所述掺杂多晶硅层是利用低压化学气相沉积的方式形成的。13.如权利要求9所述的半导体器件的制造方法，其特征在于，刻蚀非掺杂多晶硅层和掺杂多晶硅层时所采用的刻蚀气体为溴化氢、氦气和氧气的混合气体。14.如权利要求9所述的半导体器件的制造方法，其特征在于，在半导体衬底上形成掺杂多晶硅层和非掺杂多晶硅层之前，还包括：在所述半导体衬底上形成栅极氧化层。15.如权利要求9所述的半导体器件的制造方法，其特征在于，在图案化非掺杂多晶硅层和图案化掺杂多晶硅层的侧壁形成侧壁层之前，还包括：湿法清洗所述半导体衬底。16.如权利要求9所述的半导体器件的制造方法，其特征在于，去除所述图案化非掺杂多晶硅层和图案化掺杂多晶硅层之前，还包括：