预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共13页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN105355620A(43)申请公布日2016.02.24(21)申请号201510953119.5(22)申请日2015.12.17(71)申请人上海集成电路研发中心有限公司地址201210上海市浦东新区张江高斯路497号(72)发明人钟旻(74)专利代理机构上海天辰知识产权代理事务所(特殊普通合伙)31275代理人吴世华尹英(51)Int.Cl.H01L23/532(2006.01)H01L21/768(2006.01)权利要求书1页说明书5页附图6页(54)发明名称一种铜互连结构及其制造方法(57)摘要本发明属于半导体集成电路制造工艺技术领域,公开了一种铜互连结构,其包括半导体衬底、介质层、石墨烯阻挡层、钌金属阻挡层以及金属铜。本发明提供了一种铜互连结构及其制造方法,采用钌金属阻挡层可以省去铜籽晶层,可直接进行后续的选择性铜电镀工艺,由于钌金属阻挡层较薄,其阻挡能力有限,但与其相配合的石墨烯阻挡层能有效阻挡金属铜向介质层扩散,并且其电阻率比铜更低,产生的电阻可忽略不记,从而使铜互连的整体电阻变化很小,器件功耗降低;同时,由于石墨烯阻挡层的厚度较薄,可以很好的保持通孔的轮廓形貌,不影响后续的铜电镀工艺的填充性,避免金属铜产生缝隙,提高了器件的良率和一致性。CN105355620ACN105355620A权利要求书1/1页1.一种铜互连结构,其特征在于,所述铜互连结构包括:半导体衬底;介质层,所述介质层覆盖在所述衬底的上表面,且所述介质层上具有一通孔;石墨烯阻挡层,形成在所述通孔的底部以及侧壁;钌金属阻挡层,覆盖在所述石墨烯阻挡层的底部以及侧壁;金属铜,填充在所述通孔内,且所述金属铜的上表面与所述介质层的上表面平齐。2.根据权利要求1所述的铜互连结构,其特征在于,所述介质层的材料为SiO2、SiN、低介电常数材料、超低介电常数材料或六方氮化硼层中的一种或多种。3.根据权利要求1所述的铜互连结构,其特征在于,所述介质层从下往上依次包括黑钻石材料层以及六方氮化硼层。4.一种制造如权利要求1~3任一所述的铜互连结构的方法,其特征在于,包括以下步骤:步骤S01,提供一具有介质层的衬底,所述介质层上形成一通孔;步骤S02,在所述通孔中依次生长石墨烯阻挡层以及钌金属阻挡层;步骤S03,在所述通孔内形成第一光刻胶,并以其为掩膜去除所述石墨烯阻挡层上表面的钌金属阻挡层;步骤S04,去除所述第一光刻胶,并清洗衬底表面;步骤S05,采用选择性铜电镀工艺在所述通孔内填充金属铜,且所述金属铜的上表面与所述介质层的上表面平齐;步骤S06,在所述金属铜的上表面形成与其宽度相等的第二光刻胶,并以所述第二光刻胶为掩膜去除所述介质层上表面的石墨烯阻挡层;步骤S07,去除所述第二光刻胶,形成铜互连结构。5.根据权利要求4所述的铜互连结构的制造方法,其特征在于,步骤S02中,采用低温化学气相沉积法、原子气相沉积法、SiC热分解法或氧化还原法形成所述石墨烯阻挡层,所述石墨烯阻挡层的厚度为0.34-3.4nm。6.根据权利要求4所述的铜互连结构的制造方法,其特征在于,步骤S02中,采用原子气相沉积法形成所述钌金属阻挡层,所述钌金属阻挡层的厚度为1-3nm。7.根据权利要求4所述的铜互连结构的制造方法,其特征在于,步骤S03中,采用湿法刻蚀工艺或反应离子刻蚀工艺去除所述石墨烯阻挡层上表面的钌金属阻挡层。8.根据权利要求7所述的铜互连结构的制造方法,其特征在于,采用湿法刻蚀工艺去除所述钌金属阻挡层的刻蚀药液为硝酸铈铵和硝酸的混合液、HNO3和NH4F的混合液、H2SO4和H2O2的混合液、稀HF的一种或多种。9.根据权利要求7所述的铜互连结构的制造方法,其特征在于,采用反应离子刻蚀工艺去除所述钌金属阻挡层的刻蚀气体为含F、Cl或XeF气体中的一种或多种。10.根据权利要求4~9任一所述的铜互连结构的制造方法,其特征在于,步骤S06中,采用干法刻蚀工艺去除所述石墨烯阻挡层的刻蚀气体为H2、O2或CxFy气体的一种或多种。2CN105355620A说明书1/5页一种铜互连结构及其制造方法技术领域[0001]本发明属于半导体集成电路制造工艺技术领域,涉及一种铜互连结构及其制造方法。背景技术[0002]随着CMOS晶体管尺寸不断地缩小,在高效率,高密度集成电路中的晶体管数量上升到几千万个,这些数量庞大的有源元件的信号集成需要多大十层以上的高密度金属连线,然而这些金属互连线带来的电阻和寄生电容已经成为限制这种高效集成电路的主要因素,因此,半导体工业已经从原来的铝互连工艺逐渐发展为金属铜互连。[0003]图1为现有的制备铜互连结构的工艺流程图,该方法包括以下步骤:[0004]步骤S01,请参见图1a,提供