预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

在线预览结束,喜欢就下载吧,查找使用更方便

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN106611743A(43)申请公布日2017.05.03(21)申请号201611240356.8(22)申请日2016.12.28(71)申请人上海集成电路研发中心有限公司地址201210上海市浦东新区张江高斯路497号(72)发明人左青云林宏李铭(74)专利代理机构上海天辰知识产权代理事务所(特殊普通合伙)31275代理人吴世华陈慧弘(51)Int.Cl.H01L21/768(2006.01)权利要求书1页说明书5页附图3页(54)发明名称一种空气隙/铜互连结构的制造方法(57)摘要一种空气隙/铜互连结构的制造方法,其包括提供一半导体衬底,先在半导体衬底上完成CMOS器件前道工艺,接着在半导体衬底上形成常规的第一介质/铜互连结构;对常规第一介质/铜互连结构在含氮的氛围中进行表面处理,在铜互连线表面形成一层铜的含氮化合物;采用刻蚀设备刻蚀铜互连线中间的第一介质;其中,在刻蚀第一介质过程中采用氟基气体和氧基气体进行刻蚀,铜的含氮化合物层保护铜互连线没有暴露在刻蚀气体氛围中;采用湿法药液去除残留光刻胶并清洗;淀积第二介质以形成空气隙/铜互连结构。CN106611743ACN106611743A权利要求书1/1页1.一种空气隙/铜互连结构的制造方法,其特征在于,包括:步骤S1:提供一半导体衬底,先在半导体衬底上完成CMOS器件前道工艺,接着在所述半导体衬底上形成常规的第一介质/铜互连结构;步骤S2:对所述常规第一介质/铜互连结构在含氮的氛围中进行表面处理,在所述铜互连线表面形成一层铜的含氮化合物;步骤S3:采用刻蚀设备刻蚀所述铜互连线中间的第一介质;其中,在刻蚀第一介质过程中采用氟基气体和氧基气体进行刻蚀,所述铜的含氮化合物层保护所述铜互连线没有暴露在刻蚀气体氛围中;步骤S4:采用湿法药液去除残留光刻胶并清洗;步骤S5:淀积第二介质,形成所述空气隙/铜互连结构。2.根据权利要求1所述的一种空气隙/铜互连结构的制造方法,其特征在于,所述步骤S1具体包括:步骤S11:在半导体衬底上淀积第一介质层;步骤S12:采用光刻刻蚀工艺在所述第一介质层中形成大马士革槽或者双大马士革孔槽;步骤S13:分别淀积阻挡层材料和铜互连材料;步骤S14:经过研磨工艺形成阻挡层和铜互连层,即在所述半导体衬底上形成常规的第一介质/铜互连结构。3.根据权利要求1或2所述的一种空气隙/铜互连结构的制造方法,其特征在于,所述常规第一介质/铜互连结构中的第一介质材料为氧化硅、氟掺杂的氧化硅、碳掺杂的氧化硅、氮化硅、氮掺杂的碳化硅中的一种或者多种。4.根据权利要求3所述的一种空气隙/铜互连结构的制造方法,其特征在于,所述介质用氮掺杂的碳化硅/碳掺杂的氧化硅/氧化硅多层叠层结构。5.根据权利要求1所述的一种空气隙/铜互连结构的制造方法,其特征在于,在步骤S2中,在所述铜互连线表面形成的一层铜的含氮化合物的厚度可控且厚度均匀。6.根据权利要求5所述的一种空气隙/铜互连结构的制造方法,其特征在于,所述铜的含氮化合物的厚度为50~300埃。7.根据权利要求1所述的一种空气隙/铜互连结构的制造方法,其特征在于,在步骤S3中,采用CF4/O2混合气体刻蚀所述第一介质层。8.根据权利要求1所述的一种空气隙/铜互连结构的制造方法,其特征在于,在步骤S4中,所述去除残留光刻胶的后道湿法药液对残留光刻胶的腐蚀速率大于对所述铜的含氮化合物的腐蚀速率。9.根据权利要求1所述的一种空气隙/铜互连结构的制造方法,其特征在于,在步骤S5中,采用化学气相淀积设备沉积所述第二介质层。10.根据权利要求1或9任意所述的一种空气隙/铜互连结构的制造方法,其特征在于,所述第二介质层为氧化硅、氟掺杂的氧化硅、碳掺杂的氧化硅、氮化硅、氮掺杂的碳化硅中的一种或者多种。2CN106611743A说明书1/5页一种空气隙/铜互连结构的制造方法技术领域[0001]本发明涉及半导体加工制造领域,尤其涉及一种空气隙/铜互连结构的制造方法。背景技术[0002]晶体管随着摩尔定律不断发展,特征线宽越来越小,集成密度越来越高,性能越来越强大。对于互补金属氧化物半导体(ComplementaryMetalOxideSemiconductor,简称CMOS)晶体管而言,速度是表征其性能的重要指标。[0003]本领域技术人员清楚,CMOS的速度与CMOS的延迟相关,CMOS的延迟可以细分为前道器件的延迟和后道互连线的延迟;并且,随着半导体工艺尺寸减少,后道互连线的CMOS延迟的影响变得越来越大,在先进工艺中已经成为最主要的延迟。后道互连线的延迟主要是由互连导线的电阻R和互连导线间电容C(即RC)决定的。[0004]为了降低后道互连线RC延迟,集成电路制造商一直