65nm工艺下基于RRAM的非易失性SRAM单元设计的开题报告.docx

65nm工艺下基于RRAM的非易失性SRAM单元设计的开题报告
一、选题背景及意义
随着集成电路制造技术的不断发展，芯片上存储器的集成度越来越高，非易失性存储器逐渐成为集成电路中重要的组成部分。目前主流的非易失性存储器有闪存和EEPROM等，但这些存储器的密度和速度较低，而且易受到擦写次数限制，因此对于一些更高密度、更快速的应用而言并不够理想。相较之下，基于阻变存储器的非易失性随机存储器(RRAM-NVSRAM)在密度、速度和可靠性等方面具有潜力。
本文选题旨在研究基于65nm工艺下的RRAM-NVSRAM单元设计。研究的意义体现在以下两个方面：
（1）填补了基于65nm工艺下RRAM-NVSRAM单元的研究空白，有助于深入探究RRAM技术的特点和优势；
（2）对于科学家和工程师来说，研究结果可以提供一种全新思路，为下一代非易失性存储器的研发提供参考和指导。
二、研究内容和目标
本次研究的重点在设计基于RRAM的非易失性SRAM单元。我们将会确定可靠的底层元件和根据基本阻变原理设计出NVSRAM的各个子模块。除此之外，目标还包括：
（1）设计出一个最小的NVSRAM单元；
（2）确认储存结构并进行仿真来验证所提出的解决方案的可行性；
（3）运用相似的方法来设计和仿真读写电路。
三、研究方法
针对选题中所需达到的研究目标，我们设计如下工作流程：
（1）对于底层的元件的选择，我们选用了不同的材料，例如PCM、HfO2等，并结合横向结构和纵向结构进行分析，得出适合的选择方案;
（2）结合NVSRAM的实际应用场景，我们考虑到传统的6TSRAM结构不太适用于阻变存储器。所以我们考虑采用4T或2T等结构，在SLICs中进行选择。
（3）为了验证所提出的方案的可行性，我们将使用HSPICE等仿真工具，检查设计结构的正确性和设计的存储器的灵活性和可控性。
四、预期结果
预期的研究结果将有以下几点：
（1）确定一种适合于NVSRAM的元件结构和相应材料的选择方案；
（2）提出一种新的NVSRAM单元的结构，实现数据读写，并获得较高的性能；
（3）验证设计结构在不同操作条件下的可靠性、稳定性和可重复性等方面。
五、研究意义
基于RRAM的NVSRAM技术的研究，对于集成电路的进一步发展有着很大的推动作用。通过本文的研究，可以促进RRAM技术的进一步应用和发展，并且为NVSRAM的开发提供创新思路。除此之外，研究成果还可以为芯片厂商在下一代非易失性存储器产品的开发过程中提供思路和建议。