电平异步时序逻辑电路分析课件.pptx

会计学异步时序逻辑的分类：
（1）电平型异步时序逻辑电路：触发器的翻转受触发信号的电平高低控制，接收作用的时间长；
（2）脉冲型异步逻辑时序电路：触发器的翻转仅在触发信号的有关跳变沿发生，接收作用的时间短，较易把握。信号在短时间内发生两次变化称为脉冲，若高电平持续时间较长称为电平，因此，电平是脉冲的一种特定形式。

5.3.1电平异步时序逻辑电路的特点1．电平异步时序逻辑电路的结构模型电平异步时序逻辑电路结构模型特点：
⑴电路输出状态的改变是由输入电位x的变化直接引起。
⑵二次状态y是激励状态Y经Δt延迟后的“重现”。
⑶输入信号的一次变化可能引起二次状态的多次变化。

2．输入信号的约束
输入信号的变化将引起输出和状态的变化，为保证电路可靠工作，对输入信号做以下约束：
⑴不允许两个或两个以上信号同时变化
⑵电路进入稳定状态后才允许输入信号发生变化3．流程表和总态图
使用流程表和总态图描述电路的工作过程和逻辑功能。总态：电路输入和二次状态的组合，记作（x，y）。在流程表中，代表某个二次状态的行和代表某种输入取值的列的交叉点称为总态。
当输入信号作相邻变化不引起电路状态变化时，在表内总态作水平移动；
当输入信号作相邻变化引起电路状态变化时，总态先作水平移动至非稳态，再作垂直移动至稳态。激励方程为：要求输入信号作“相邻变化”，则RS值每次变化仅允许一位发生变化。如允许00→01、00→10，01→00、01→11，10→00、10→11，11→01、11→10，不允许00→11或01→10。（00，0）/0（01，1）/1

（10，0）/0（00，1）/1

R–S触发器总态图5．3．2电平异步时序逻辑电路分析
电路分析的步骤为：
⑴根据逻辑电路图写出激励函数和输出函数表达式
⑵作出流程表
⑶作出总态图或时间图
⑷说明电路逻辑功能例：分析该电平异步时序逻辑电路⑶作出总态图t0t1t2t3t4t5t6t7t8

x2
x1
y2
y1
Z
ΔtΔtΔtΔtΔtΔt
使用时，直接删除本页！使用时，直接删除本页！使用时，直接删除本页！