异步时序逻辑电路.ppt

第五章
异步时序逻辑电路5.1异步时序逻辑电路的特点及模型 2.异步时序逻辑电路的特点组合
逻辑5.2脉冲异步时序逻辑电路5.2.1脉冲异步时序逻辑电路的分析分析步骤如下：例：分析下图所示的脉冲异步时序逻辑电路解：现 态
y2y1作状态表和状态图:
根据转移真值表可作出状态图.例：分析下图所示的脉冲异步时序逻辑电路作状态转移真值表现 态
y作状态表和状态图
根据转移真值表可作出下列状态表和状态图画时间图和说明电路功能例：分析下图所示的脉冲异步时序电路解：该式表明当CP为逻辑1时，触发器的状态才能发生变化，而只有当时钟出现有效跳变时，CP才为逻辑1。将3个触发器的激励函数代入触发器的次态方程， 得现 态
Q3Q2Q1画出时间图和说明电路功能
由状态图可知：该电路是一个八进制减1计数器，输出是借位信号。 5.2.2脉冲异步时序逻辑电路的设计例：设计一个脉冲异步时序电路，该电路有3个输入端x1,x2和x3，一个输出端Z。当且仅当电路接收的输入脉冲序列为x1－x2－x3时，输出Z由0变成为1，仅当又出现一个x2脉冲时，输出Z才由1变为0。典型的输入、输出波形如图所示解：用Moore电路实现由观察法可见该表已是最简状态表，无需再化简。状态分配：现 态
y2 y1确定激励函数和输出函数表达式 D1=x1
CP1=x1y2＋x2y2＋x3 &
例:试用J-K触发器设计一个异步六进制加法计数器.
将时钟控制端当作激励端来看.故可得以下J-K触发器的激励表:.000001dddd1d0010
0010100d1dd1d110
010011dddd1d0010
0111001dd1d11110
100101dddd1d0010
101000d10dd11d11
110ddddddddddddd
111dddddddddddddQ2nQ1n..检查能否自启动:电平型异步时序电路框图输出方程:Z=f(X,y)

激励方程:Y=f(X,y)

二次状态方程:yit+τ=Yit(i=1,2……r)

X=X1~Xn:输入状态

y=y1~yn:二次状态
τ:延迟元件的延迟时间

电路中,Z和Y是随X的变化而变化的.Y变化后经过τ的延迟形成二次状态y反馈到输入端,从而引起电路状态的进一步变化,直到Y=y,电路才进入稳定状态.(1)不允许两个或两个以上的输入电平同时发生变化.
(2)输入电平的第一次跳变引起的整个电路响应结束之后,才允许输入电平作第二次跳变.5.3.1电平异步时序逻辑电路的描述方法其激励函数和输出函数为：二次状态
y在输入状态不变的情况下，如果激励状态与
二次状态相同，则称为稳定状态。
在输入状态不变的情况下，如果激励状态与
二次状态不同，则称为不稳定状态。
电路的总态包括输入状态和二次状态两部分，
记作（x,y）。每个稳定的总态都是一个独立
的状态，通常用字母或数字来表示。分析步骤:
(1)根据电路写出输出方程和激励方程
(2)作出状态流程表
(3)作出时序图
(4)说明电路的功能例1:试分析下列电路..Y/Z

例2:试分析下列电路.用流程表来描述电路状态转换情况:总态响应序列：电路的初始总态为(X1X2,y2y1)=(00,00)5.3.3电平异步时序电路的设计.............(6)写出激励状态和输出状态方程

...