数字电子技术基础阎石主编.pptx

会计学组合逻辑电路的框图4.2组合逻辑电路的分析和设计方法逻辑图最简与或表达式解：由真值表知：该电路可用来判别输入的4位二进制数数值的范围。/这是一个全加器电路例1：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。用与非门实现.2.根据题意列出真值表4、用与非门实现逻辑电路例4.2.2：3、化简4、画逻辑图用与非门实现用与或非门实现4.3若干常用的组合逻辑电路普通编码器图4.3.2优先编码器输入：逻辑0(低电平）有效例4.3.1：试用两片74LS148组成16线－4线优先编码器。1二、二－十进制编码器§4.3.2译码器一、二进制译码器2线—4线译码器74LS139（输出低电平有效）3位二进制译码器(3线-8线译码器)74HC138集成译码器3线－8线译码器74HC138功能表/例4.3.2：试用两片3线－8线译码器74HC138组成4线－16线译码器。(1)片工作，(2)片禁止。若输入D3D2D1D0=0100时，译码器_____输出________________。(2)片工作，(1)片禁止。若输入D3D2D1D0=1101时，译码器_____输出________________。二、二－十进制译码器集成8421BCD码译码器74LS42三、显示译码器半导体数码管/BCD－七段显示译码器十进制数A3A2A1A0YaYbYcYdYeYfYg显示字形
0000011111100
1000101100001
2001011011012
3001111110013
4010001100114
5010110110115
6011000111116
7011111100007
8100011111118
9100111100119A3A2七段显示译码器7448引脚排列图图4.3.18用7448驱动BS201的连接方法RBI和RBO配合使用，可使多位数字显示时的最高位及小数点后最低位的0不显示四、译码器的应用当S1=1,S2′=S3′=0时,令A2=A,A1=B,A0=C,则画电路图例：分析下图电路逻辑功能。解：这是一个全加器电路§4.3.3数据分配器与数据选择器由74HC138构成的1路-8路数据分配器二、数据选择器1、2选1数据选择器真值表A1A0Y
00D0
01D1
10D2
11D3型号:74HC153双4选1数据选择器集成8选1数据选择器74HC15174HC151的真值表扩展:2片8选1数据选择器74LS151构成16选1的数据选择器用数据选择器设计组合逻辑电路确定数据选择器求Di画连线图求Di的方法求Di的方法解：比较L和Y，得：另解:④画连线图例4.3.5（例4.2.2交通灯监视电路）：②选2个地址输入端的4选1数据选择器(74HC153）④画连线图例：分析下图电路逻辑功能。解:∵S1′=S2′=0这是一个全加器电路数据分配器和数据选择器一起构成数据分时传送系统§4.3.4加法器加法运算的基本规则：（1）半加器：逻辑图（2）全加器：/课本上采用了圈0的方法例4.3.7解：全减器真值表§4.3.5数值比较器一、1位数值比较器逻辑表达式/二、4位数值比较器集成数值比较器例4.3.8试用两片74LS85组成一个8位数值比较器。/4.4组合逻辑电路中的竞争－冒险现象原因：主要是门电路的延迟时间产生的。三.检查竞争－冒险的方法当B=C=1时，
Y＝A+A′四.消除竞争－冒险的方法作业感谢您的观看！