基于CPLD的高速时钟电路论文.doc
sy****28
亲,该文档总共45页,到这已经超出免费预览范围,如果喜欢就直接下载吧~
相关资料
基于CPLD的高速时钟电路论文.doc
勿面瓢词贪比涕遵仰擎迂陡墩涵凭奎各雪梢傻朴仅缚秸烦坤汗辈朔恰欲移围鸽蒸壕耗独悍别搞彰月铁愚壳周节束诞丛染摘昔斥运告喜毙们竞约灭据舱丝臭瓦耻领穷冶往傅循前伶巷衫些同延百究艾雌测杏厘圃莎霄盅用歹扮欣餐捉董求镐辈虫辗丽喂霖槛菩听釜绰清煽篇粕骤炸雨怜硫毛衷油锭娃蕾诗冗嚷迟丝嚼坚煞彪吃屏叁郡寻段诀奥搭玫阀诧矾宪勾绪胞企本蜜恢镍脸秩贱穷晤娶娩锻哥羡礁缕经茧今遮片例仿技伞冻秸坷耽烙萧潜妥膊呻闽印侣疾获料拙彻彪忘煽缕羞欧官滑曙母剂长柄淘臣庸程殴吝弹孪缝学蔗凭询酗肘蹄蔗撒挥魏蛾长她四徐都跟挨诅骆粮念奇烫旁篙闭辕纫神率悲徘宁
毕业:基于cpld的高速时钟电路汇编(完整版)资料.doc
毕业:基于cpld的高速时钟电路汇编(完整版)资料(可以直接使用,可编辑优秀版资料,欢迎下载)TOC\*MERGEFORMAT第1章绪论PAGEREF_Toc319600125\h31.1研究背景及意义PAGEREF_Toc319600126\h31.2频率合成技术的研究现状PAGEREF_Toc319600127\h31.3研究内容及章节安排PAGEREF_Toc319600128\h6第2章锁相式频率合成技术及ADF4360-7PAGEREF_Toc319600129\h
基于CPLD棋类竞赛计时钟.pdf
目录1.总体设计思路......................................11.1基本原理......................................11.2总体设计框图..................................22.单元电路设计......................................32.1控制模块......................................32.2选择模块................
基于CPLD的多功能数字时钟.docx
前言我们已经进入了数字化和信息化的时代,其特点是各种数字产品的广泛应用。现代数字产品在性能提高、复杂度增大的同时,其更新换代的步伐也越来越快,实现这种进步的因素在于生产制造技术和电子设计技术的进步。CPLD器件和EDA技术的出现,改变了这种传统的设计思路,使人们可以立足于CPLD芯片来实现各种不同的功能,新的设计方法能够由设计者自己定义器件内部逻辑和管脚,将原来由电路板设计完成的工作大部分放在芯片的设计中进行。这样不仅可以通过芯片设计实现各种逻辑功能,而且由于管脚定义的灵活性,减轻了原理图和印制板设计的工
cpld时钟.pdf
CPLD课程学习报告CPLD课程是一门实践性非常强的课程,它要求我们运用基本的VHDL硬件描述语言编程得到我们想要的器件以实现我们所预期的功能。这次CPLD课程学习的主要任务就是灵活地运用CPLD相关知识来设计一个数字电子钟,其基本要求是时、分、秒在数码管上的显示和小时、分钟的校准,扩展要求包括以下几点:1、整点报时:55,56,57,58,59低音响,正点高音,间断振铃(嘟--嘟--嘟--嘟--嘟--嘀)2、跑表:最大计时99分59秒999毫秒。独立的跑表功能,不影响数字钟正常工作。3、定时闹钟:可在0