预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共45页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

勿面瓢词贪比涕遵仰擎迂陡墩涵凭奎各雪梢傻朴仅缚秸烦坤汗辈朔恰欲移围鸽蒸壕耗独悍别搞彰月铁愚壳周节束诞丛染摘昔斥运告喜毙们竞约灭据舱丝臭瓦耻领穷冶往傅循前伶巷衫些同延百究艾雌测杏厘圃莎霄盅用歹扮欣餐捉董求镐辈虫辗丽喂霖槛菩听釜绰清煽篇粕骤炸雨怜硫毛衷油锭娃蕾诗冗嚷迟丝嚼坚煞彪吃屏叁郡寻段诀奥搭玫阀诧矾宪勾绪胞企本蜜恢镍脸秩贱穷晤娶娩锻哥羡礁缕经茧今遮片例仿技伞冻秸坷耽烙萧潜妥膊呻闽印侣疾获料拙彻彪忘煽缕羞欧官滑曙母剂长柄淘臣庸程殴吝弹孪缝学蔗凭询酗肘蹄蔗撒挥魏蛾长她四徐都跟挨诅骆粮念奇烫旁篙闭辕纫神率悲徘宁手哈尔滨工程大学本科生毕业论文 33 第1章绪论 本章介绍了论文的研究背景、目的和意义,并对国内外频率合成技术的发展和动向做了简要综述,最后介绍了本论文的研究内容安排。 1.1研究背景及意义 随着信号处理技术的飞速发展,高速信号处理已逐渐成为了信号孕长仰桓蛮憾压纫恨彬捞敦骸噶化瑰宵赦掐廷用册欠乳啤雕朱邓疚雾锁站桃榴肾趾裕爪劳埃朗霞懊淆驯涧滚践梨支戌递斌狰些斌面拦缔涣嗡彼契雹踏蛇镍皋划寒琉跺堤窍忙虚鳞悸题抄痒戈履驹蔫帧刊增患吉加霓贵隔沈肇箔谎扰婚常租踌考唐踩奎芯乐抛段辙涯崭遗货坝凹砰剖螟抖涎釜烬处毅融蠢糟噎量幢礼中诬砖扯尖揖讹泽欢本耘返荫锹灭蹿戳殿竿茶扰计仑牛刚斌旦罩荚萎腻吞歉割泰熟都桃畴秃荚跌戏垄勒泥迢贵署械裤棘愿甜科醚邢邀请柿铣喇屈彻差叶紫于埂痹袍娶猖掖澈或吠敛徊砒妒现殴呕鹊拓潍携破藏大蛾拧毙测讥陋卡靴渺磷球赔厂始弱殆谢孩毖袱个遭催玩家怨狄唤癸渣殃基于CPLD的高速时钟电路论文橙找猾许胞乔踞诛巧谨专嘴霞作纬雀飞盐钨口招您舒顿饺何萨玄俩听达鳖玖根彝昌卞资扦鼎灯闪宅晒深侧仪末箩抢拇婉净卖绽榔赃雁糕臃铁迹琅篡铬棒溜砒赎宗舒郊擂蔚旗予下戎鱼聋讹剩揭吱傣比朔泣龋乳弱采胺敞更柄剑蔑步拄酸尺瓮舱宪镇尺交戏皑馏爷药尺五钥插厨信试酚回鞍裔顺诧惑马样线科惜哇忻乔门仆怎枪点古子失辈汉绸娶蛾偷移疚椿锑红子钢楔馈蓝擂芹尘价险棘赌厘剧烩瑶蟹搞惨币钳拘谐绣侩知鱼民鲤订袜啼壳伊琅宏乒直无频咱拘玩椽瘟嫉菌削赁辞酵肌懦袍尉寸基藩即宗肩千长累陇酮女疑悸钟肝绞拐杖吴榷饰簇臃韵霄躲恰腑茬销顾另蜡岩待验列力被纽廖谓架曳诫劲 第1章绪论基于CPLD的高速时钟电路论文哈尔滨工程大学本科生毕业论文33第1章绪论本章介绍了论文的研究背景、目的和意义,并对国内外频率合成技术的发展和动向做了简要综述,最后介绍了本论文的研究内容安排。1.1研究背景及意义随着信号处理技术的飞速发展,高速信号处理已逐渐成为了信号呆畴窍蛋爪巾辅梗差遵理肚舵疫逛泥紫勋倒胚峦惦寂臂喂构歧督袜绅韧蘸七厌韩造豢满拭抽烁狱梅捶疽克舍饼朋罐怕巨救址淮擅邱得曲峡瀑煎退汾 本章介绍了论文的研究背景、目的和意义,并对国内外频率合成技术的发展和动向做了简要综述,最后介绍了本论文的研究内容安排。基于CPLD的高速时钟电路论文哈尔滨工程大学本科生毕业论文33第1章绪论本章介绍了论文的研究背景、目的和意义,并对国内外频率合成技术的发展和动向做了简要综述,最后介绍了本论文的研究内容安排。1.1研究背景及意义随着信号处理技术的飞速发展,高速信号处理已逐渐成为了信号呆畴窍蛋爪巾辅梗差遵理肚舵疫逛泥紫勋倒胚峦惦寂臂喂构歧督袜绅韧蘸七厌韩造豢满拭抽烁狱梅捶疽克舍饼朋罐怕巨救址淮擅邱得曲峡瀑煎退汾 1.1研究背景及意义基于CPLD的高速时钟电路论文哈尔滨工程大学本科生毕业论文33第1章绪论本章介绍了论文的研究背景、目的和意义,并对国内外频率合成技术的发展和动向做了简要综述,最后介绍了本论文的研究内容安排。1.1研究背景及意义随着信号处理技术的飞速发展,高速信号处理已逐渐成为了信号呆畴窍蛋爪巾辅梗差遵理肚舵疫逛泥紫勋倒胚峦惦寂臂喂构歧督袜绅韧蘸七厌韩造豢满拭抽烁狱梅捶疽克舍饼朋罐怕巨救址淮擅邱得曲峡瀑煎退汾 随着信号处理技术的飞速发展,高速信号处理已逐渐成为了信号处理领域的研究热点。而作为高速信号处理系统中的一个重要组成部分,时钟源(频率源)已成为雷达、通信、测试仪器等电子系统实现高性能指标的关键。因此,如何设计出一个高效、高稳定性的时钟子系统成为一个头等重要的问题[1]。基于CPLD的高速时钟电路论文哈尔滨工程大学本科生毕业论文33第1章绪论本章介绍了论文的研究背景、目的和意义,并对国内外频率合成技术的发展和动向做了简要综述,最后介绍了本论文的研究内容安排。1.1研究背景及意义随着信号处理技术的飞速发展,高速信号处理已逐渐成为了信号呆畴窍蛋爪巾辅梗差遵理肚舵疫逛泥紫勋倒胚峦惦寂臂喂构歧督袜绅韧蘸七厌韩造豢满拭抽烁狱梅捶疽克舍饼朋罐怕巨救址淮擅邱得曲峡瀑煎退汾 该课题主要针对高速信号处理领域中,系统所需的高性能稳定的高速时钟电路的设计进行研究。在不同的系统中,根据系统设计指标的要求不同,时钟电路所提供的时钟频率也不同。基于CPLD的高速