准循环LDPC码编译码的FPGA实现的任务书.docx

准循环LDPC码编译码的FPGA实现的任务书
一、任务背景和目的
现今，通信技术已经成为人们日常生活中不可或缺的一部分。在通信领域中，信息传输具有耗时繁琐、占用带宽等问题。为了解决这些问题，一种新型的纠错码技术——LDPC码应运而生。此种编码技术在HDD、光纤通讯和无线通讯领域广泛应用。
由于准循环LDPC码在传输速率上有着极大的优势，所以在高速通信领域中得到了广泛的关注。准循环LDPC码是一种特殊的LDPC码。相比于传统LDPC码，准循环LDPC码有着更简单的结构和更多的规整性，因此在硬件实现方面有着更大的优势。因此，设计一种基于FPGA的准循环LDPC码编译码系统，实现准循环LDPC码的编解码以及性能测试成为了目前研究的热点问题之一。本次任务的目标就是设计并实现基于FPGA的准循环LDPC码编译码系统。
二、任务内容和流程
任务内容：
1.设计LDPC码结构，并通过matlab仿真优化LDPC码性能；
2.设计并实现准循环LDPC码编码器，并通过仿真分析性能；
3.设计并实现准循环LDPC码译码器，并通过仿真分析性能；
4.设计FPGA硬件系统，并将准循环LDPC码的编码器、译码器以及相关的控制模块集成到硬件系统中；
5.调试并优化硬件系统；
6.对准循环LDPC码系统进行性能测试分析。
任务流程：
1.对LDPC码进行了解，并通过matlab对其进行优化，确定实现准循环LDPC码编译码系统所需的码率、码字长度、生成矩阵等参数；
2.设计准循环LDPC码编码器，实现将需要传输的数据进行编码；
3.设计准循环LDPC码译码器，实现将接收到的编码数据进行解码；
4.将编码器、译码器以及相关的控制模块集成到FPGA硬件系统中；
5.通过对硬件系统进行调试和优化，保证其正常工作；
6.对准循环LDPC码系统进行性能测试，分析系统的性能指标。
三、任务实施计划
本任务的实施计划如下：
1.第一周：对LDPC码的相关知识进行了解，并确定实现准循环LDPC码编译码系统所需的码率、码字长度、生成矩阵等参数；
2.第二周：设计准循环LDPC码编码器，并通过仿真分析性能；
3.第三周：设计准循环LDPC码译码器，并通过仿真分析性能；
4.第四周：将编码器、译码器以及相关的控制模块集成到FPGA硬件系统中；
5.第五周：对硬件系统进行调试和优化；
6.第六周：对准循环LDPC码系统进行性能测试，分析系统的性能指标；
7.第七周：完成任务报告。
四、任务预期结果
完成本任务的预期结果如下：
1.成功设计实现基于FPGA的准循环LDPC码编译码系统；
2.对准循环LDPC码系统进行性能测试，并分析系统的性能指标；
3.完成任务报告，总结任务过程、实现方法以及预期结果。