基于FPGA的LDPC码编译码研究及硬件实现.doc

基于FPGA的LDPC码编译码研究及硬件实现如今信息化的发展越来越迅速,对信息传输的要求也越来越高,高速的传输效率带来更大的误码概率,因此在保证传输效率的条件下选择一种纠错性能好的编译码技术是移动通信技术发展的关键。本文选择性能接近香农极限的LDPC(低密度奇偶校验)码作为纠错码实现QPSK(正交相移键控)调制方式下的自发自收通信系统。LDPC码在中长码的条件下,有着极为优越的译码性能,现已广泛应用于DVB-S2、4G通信系统和卫星通信中,同时成为了5G中长码编码方案。本文首先概述了LDPC码编码和译码的发展历程和应用现状,然后重点研究了LDPC码的编译码算法。对于编码算法,根据硬件实现复杂程度,选择了易于实现的QC(准循环)LDPC编码算法,QC-LDPC编码算法校验矩阵子矩阵具有循环特征,编码时存储量和运算量较低。对于译码算法,首先介绍了BP(置信传播)算法及其改进的LLR(对数似然比)BP译码算法,这两种算法有着较好的译码性能,但却不利于硬件实现,然后重点研究了最小和译码算法,以及这种算法在性能上的两种改进算法归一化最小和算法和带偏移量的最小和算法。最后利用Matlab软件对LDPC码译码算法、码长、码率以及迭代次数等参数进行仿真,分析各参数对系统误码率性能的影响,确定选择归一化最小和译码算法实现译码功能。然后根据确定的参数,在FPGA中实现了LDPC码的编译码器的设计,同时为了实现完整的通信系统,在FPGA中设计实现了QPSK调制解调系统。接着,使用modusim软件对实现过程进行分模块的仿真验证,证明了算法的正确性。最后介绍了实验室自研的SDR(软件定义无线电)平台,并且利用该平台对整个通信系统进行测试验证,通过实现LDPC编译码下的QPSK调制解调信号的自发自收功能,计算不同信噪比情况下的误码率,证明了译码性能达到指标要求,验证了系统实现的正确性。