基于FPGA的LDPC码编译码研究及硬件实现.doc
小新****ou
在线预览结束,喜欢就下载吧,查找使用更方便
相关资料
基于FPGA的LDPC码编译码研究及硬件实现.doc
基于FPGA的LDPC码编译码研究及硬件实现如今信息化的发展越来越迅速,对信息传输的要求也越来越高,高速的传输效率带来更大的误码概率,因此在保证传输效率的条件下选择一种纠错性能好的编译码技术是移动通信技术发展的关键。本文选择性能接近香农极限的LDPC(低密度奇偶校验)码作为纠错码实现QPSK(正交相移键控)调制方式下的自发自收通信系统。LDPC码在中长码的条件下,有着极为优越的译码性能,现已广泛应用于DVB-S2、4G通信系统和卫星通信中,同时成为了5G中长码编码方案。本文首先概述了LDPC码编码和译码的
基于FPGA的LDPC码编译码研究及硬件实现.doc
基于FPGA的LDPC码编译码研究及硬件实现如今信息化的发展越来越迅速,对信息传输的要求也越来越高,高速的传输效率带来更大的误码概率,因此在保证传输效率的条件下选择一种纠错性能好的编译码技术是移动通信技术发展的关键。本文选择性能接近香农极限的LDPC(低密度奇偶校验)码作为纠错码实现QPSK(正交相移键控)调制方式下的自发自收通信系统。LDPC码在中长码的条件下,有着极为优越的译码性能,现已广泛应用于DVB-S2、4G通信系统和卫星通信中,同时成为了5G中长码编码方案。本文首先概述了LDPC码编码和译码的
多进制LDPC码编译码算法研究与硬件实现.doc
多进制LDPC码编译码算法研究与硬件实现低密度奇偶校验码(LowDensityParityCheckCodes,简称LDPC码)作为高效纠错码的一种,因为其良好的性能和能克服Turbo码等其他纠错编码的缺点这一特性,得到了广泛的关注,现在已经成为编码领域界继Turbo码之后的又一研究热点。目前对LDPC码的研究主要集中在二进制LDPC码方向,多进制LDPC码由于其复杂性,目前对其的研究还比较少,尚没有关于多进制LDPC码硬件实现研究的公开发表的成果出现。在前期工作的支持下,在SPW平台上通过比较多进制LD
多进制LDPC码编译码算法研究与硬件实现.doc
多进制LDPC码编译码算法研究与硬件实现低密度奇偶校验码(LowDensityParityCheckCodes,简称LDPC码)作为高效纠错码的一种,因为其良好的性能和能克服Turbo码等其他纠错编码的缺点这一特性,得到了广泛的关注,现在已经成为编码领域界继Turbo码之后的又一研究热点。目前对LDPC码的研究主要集中在二进制LDPC码方向,多进制LDPC码由于其复杂性,目前对其的研究还比较少,尚没有关于多进制LDPC码硬件实现研究的公开发表的成果出现。在前期工作的支持下,在SPW平台上通过比较多进制LD
多码率LDPC码编译码器的FPGA实现.doc
多码率LDPC码编译码器的FPGA实现由于低密度校验码(LowDensityParityCheckcodes,LDPC码)具有接近香农限的误比特率性能,使其成为众多通信标准优选的信道编码方案。本文给出了多码率LDPC码编译码器的FPGA实现方案。本文给出了适合FPGA实现的编译码算法。在编码算法方面,重点在算法复杂度、编码吞吐率和FPGA可实现性上进行了研究,给出了简化Efficient编码算法。在译码算法方面,在归一化最小和算法的基础上提出了一种改进译码算法。该算法在FPGA上实现时,只涉及加法、比较以