一种基于扫描阵列的快速低功耗可测性设计方法的任务书.docx

一种基于扫描阵列的快速低功耗可测性设计方法的任务书
背景：
扫描阵列是现代芯片设计中应用广泛的测试方法，其通过利用扫描链可较为方便地完成芯片的测试，从而提高芯片测试的效率。在普通的芯片设计中，为保证正常工作和测试的需要，通常需要增加测试接口、测试电路等，这些会导致芯片的功耗增加，并且也会增加设计的难度，同时也降低了芯片的性能。因此，如何在保证芯片测试要求的情况下，尽量降低功耗和设计难度，在芯片设计中具有极高的实用价值和研究意义。
任务：
针对以上问题，提出一种基于扫描阵列的快速低功耗可测性设计方法。具体任务如下：
1.对现有扫描阵列的测试方式进行研究，理解扫描阵列在芯片测试中的应用，以及其在芯片功耗和设计难度上的影响。
2.研究现有的低功耗设计方法，在理解其优缺点的基础上，提出基于扫描阵列的低功耗设计方法，使得在芯片测试的要求下，尽可能地降低芯片的功耗和设计难度。
3.设计相应的实验，验证所提出的方法的有效性和可行性，并进行功耗和测试效率的部分评估。
4.撰写一份结合理论分析和实验结果的报告，详细说明所提出的基于扫描阵列的快速低功耗可测性设计方法，以及实验结果的分析和总结。
要求：
1.论文以中文撰写，字数不得少于3000字。
2.论文应包含摘要、关键词、引言、方法、实验、结果与分析等部分。
参考文献：
[1]杨宽，刘静，荣伟.一种低功耗的扫描设计方法[J].系统工程与电子技术,2008(4):828-831.
[2]HuangJ,ChakrabartyK.Low-powerbuilt-inself-testforscan-basedlogic[C]//IEEEInternationalTestConference,2013:1-8.
[3]HeF,ChakrabartyK.Low-powertestingwithselectivepowergatingusingscanchains[C]//ACM/IEEEInternationalConferenceonComputer-AidedDesign,2012:657-663.