制造具有三维布置的存储单元的半导体器件的方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN109473444A(43)申请公布日2019.03.15(21)申请号201810985716.X(22)申请日2018.08.28(30)优先权数据10-2017-01146392017.09.07KR(71)申请人三星电子株式会社地址韩国京畿道(72)发明人朴钟撤(74)专利代理机构北京市柳沈律师事务所11105代理人张波(51)Int.Cl.H01L27/11582(2017.01)H01L21/28(2006.01)H01L21/311(2006.01)权利要求书2页说明书7页附图21页(54)发明名称制造具有三维布置的存储单元的半导体器件的方法(57)摘要一种制造半导体器件的方法可以包括：形成堆叠结构，该堆叠结构包括堆叠在基板上的层；在堆叠结构上形成掩模图案；以及使用掩模图案来图案化堆叠结构，使得堆叠结构具有拥有台阶轮廓的端部。堆叠结构的图案化可以包括执行使用掩模图案作为蚀刻掩模蚀刻堆叠结构的垫蚀刻工艺、以及执行蚀刻掩模图案的侧壁的掩模蚀刻工艺。掩模蚀刻工艺的执行可以包括将离子束照射到掩模图案上，该离子束可以相对于掩模图案的侧壁以第一倾斜角照射，并且相对于掩模图案的顶表面以第二倾斜角照射。第一倾斜角可以不同于第二倾斜角。CN109473444ACN109473444A权利要求书1/2页1.一种制造半导体器件的方法，所述方法包括：形成堆叠结构，所述堆叠结构包括垂直地堆叠在基板上的多个层；在所述堆叠结构上形成掩模图案；以及使用所述掩模图案作为蚀刻掩模图案化所述堆叠结构，使得所述堆叠结构具有拥有台阶轮廓的端部，其中所述堆叠结构的图案化包括：执行使用所述掩模图案作为蚀刻掩模蚀刻所述堆叠结构的垫蚀刻工艺；以及执行蚀刻所述掩模图案的侧壁的掩模蚀刻工艺，其中所述掩模蚀刻工艺的执行包括将离子束照射到所述掩模图案上，其中所述离子束相对于所述掩模图案的所述侧壁以第一倾斜角照射，并以相对于所述掩模图案的顶表面以第二倾斜角照射，以及其中所述第一倾斜角不同于所述第二倾斜角。2.根据权利要求1所述的方法，其中所述第一倾斜角大于所述第二倾斜角。3.根据权利要求1所述的方法，其中所述掩模蚀刻工艺的执行还包括：提供网格，所述网格具有穿透其的多个孔，其中所述离子束穿过所述多个孔照射到所述基板上，其中所述网格具有彼此相反的第一表面和第二表面，以及其中所述第一表面面向所述基板的顶表面；以及通过调节所述基板的所述顶表面与所述网格的所述第一表面之间的角度而调节所述第一倾斜角和所述第二倾斜角。4.根据权利要求3所述的方法，其中所述网格包括彼此垂直地重叠的多个电极板，所述多个电极板的每个具有穿透其的多个孔，所述多个电极板的所述多个孔对准以形成所述网格的所述多个孔。5.根据权利要求1所述的方法，其中所述掩模图案包括光致抗蚀剂材料。6.根据权利要求1所述的方法，其中所述堆叠结构的图案化包括重复地交替执行所述垫蚀刻工艺和所述掩模蚀刻工艺。7.根据权利要求1所述的方法，其中所述掩模蚀刻工艺包括使用惰性气体作为离子源的离子束蚀刻工艺。8.根据权利要求1所述的方法，其中所述第一倾斜角大于45度且小于90度。9.根据权利要求8所述的方法，其中所述第二倾斜角大于0度且小于45度。10.根据权利要求1所述的方法，其中所述多个层包括：在垂直于所述基板的顶表面的方向上重复地交替堆叠的绝缘层和牺牲层，以及其中所述牺牲层包括与所述绝缘层的材料不同的材料。11.根据权利要求10所述的方法，还包括：去除所述掩模图案的在所述堆叠结构的图案化之后剩余的部分；在所述堆叠结构中形成多个垂直图案，所述垂直图案穿透所述堆叠结构并且连接到所述基板；选择性地去除所述牺牲层以在所述绝缘层之间形成凹陷区域；以及在所述凹陷区域中形成栅电极，其中所述栅电极分别包括与所述堆叠结构的具有所述台阶轮廓的所述端部对应的垫。2CN109473444A权利要求书2/2页12.一种制造半导体器件的方法，所述方法包括：形成堆叠结构，所述堆叠结构包括垂直地堆叠在基板上的多个层；在所述堆叠结构上形成掩模图案；执行使用所述掩模图案作为蚀刻掩模蚀刻所述堆叠结构的垫蚀刻工艺；以及在所述垫蚀刻工艺之后，执行蚀刻所述掩模图案的侧壁以暴露所述堆叠结构的最上表面的一部分的掩模蚀刻工艺，其中所述掩模蚀刻工艺包括使用离子束的离子束蚀刻工艺，其中所述离子束相对于所述掩模图案的所述侧壁以第一倾斜角照射，并且相对于所述掩模图案的顶表面以第二倾斜角照射，以及其中所述第一倾斜角不同于所述第二倾斜角。13.根据权利要求12所述的方法，其中所述掩模蚀刻工艺的执行包括：提供网格，其中：所述网格具有彼此相反的第一表面和第二表面；以及所述第一表面面向所述基板的顶表面；以及通过调节所述基板的所述顶