预览加载中,请您耐心等待几秒...
1/5
2/5
3/5
4/5
5/5

在线预览结束,喜欢就下载吧,查找使用更方便

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

深圳金百泽电子科技股份有限公司(HYPERLINK"http://www.kbsems.com"www.kbsems.com)成立于1997年,是HYPERLINK"http://www.kbsems.com"线路板行业十强企业,总部设在深圳,研发和生产分布在深圳、惠州和西安等地,为客户提供产品研发的HYPERLINK"http://www.kbsems.com"PCB设计、HYPERLINK"http://www.kbsems.com"PCB快速制造、HYPERLINK"http://www.kbsems.com"SMT加工、组装与测试及硬件集成等垂直整合解决方案,是国内最具特色的电子制造服务提供商。电话:0755-26546699-223 倒装芯片将成为封装技术的最新手段李秀清(中国电子科技集团公司第十三研究所,石家庄050051)摘 要:本文介绍了倒装芯片技术的特点并指出其工艺应用。关键词:倒装芯片;工艺应用中图分类号:TN305.94文献标识码:A1引言 将芯片封装在一个封装体内或其表面上是封装界沿用了多年的一种传统的封装技术。如LPCC、TBGA、SOIC和DIPS等都采用这种封装方法。90年 代以来,随着应用领域的大力驱动,封装技术不断取得日新月异的进展。单从封装技术新名词的涌现速度就足以说明封装技术的不断发展。近几年在各种期刊和会议录文章中出现的封装技术缩略词更是层出不穷,令人眼花缭乱,应接不暇。 人们对铜引线框架的特性及其相关的工艺技术并不陌生。采用金线与其它合金(如铜等)的引线键合技术已接近完美的程度。最近几年,引线键合的节距(交错节距)不断减小,已由原来的100μm降至80μm、50μm、35μm,2002年已降至25μm。目前的封装多采用下列两种形式:1种是采用封帽的气密封装;另一种是采用模压化合物或液体密封剂的灌封方式,使最终的封装体能经受住可靠性测试。此外,与PCB的互连采用针式引线,其形状可分为直接鸥翼形成“J”形。三四年以前,制造产品的最终目的通常是最大限度地延长使用寿命。但如今的情况已大不相同了,消费类产品已达到极为丰富的程度。一旦产品出现故障,人们通常采用的方法是弃旧购新,因为购买新产品的价格甚至比维修还要划算。这也足以说明,大部分产品的价格已发生了许多变化。 2倒装芯片技术的发展 30多年前,“倒装芯片”问世。当时为其冠名为“C4”,即“可控熔塌芯片互连”技术。该技术首先采用铜,然后在芯片与基板之间制作高铅焊球。铜或高铅焊球与基板之间的连接通过易熔焊料来实现。此后不久出现了适用于汽车市场的“封帽上的柔性材料(FOC)”;还有人采用Sn封帽,即蒸发扩展易熔面或E3工艺对C4工艺做了进一步的改进。C4工 艺尽管实现起来比较昂贵(包括许可证费用与设备的费用等),但它还是为封装技术提供了许多性能与成本优势。与引线键合工艺不同的是,倒装芯片可以批量完成,因此还是比较划算。 由于新型封装技术和工艺不断以惊人的速度涌现,因此完成具有数千个凸点的芯片设计目前已不存在大的技术障碍小封装技术工程师可以运用新型模拟软件轻易地完成各种电、热、机械与数学模拟。此外,以前一些世界知名公司专为内部使用而设计的专用工具目前已得到广泛应用。为此设计人员完全可以利用这些新工具和新工艺最大限度地提高设计性,最大限度地缩短面市的时间。 无论人们对此抱何种态度,倒装芯片已经开始了一场工艺和封装技术革命,而且由于新材料和新工具的不断涌现使倒装芯片技术经过这么多年的发展以后仍能处于不断的变革之中。为了满足组装工艺和芯片设计不断变化的需求,基片技术领域正在开发新的基板技术,模拟和设计软件也不断更新升级。因此,如何平衡用最新技术设计产品的愿望与以何种适当款式投放产品之间的矛盾就成为一项必须面对的重大挑战。 由于受互连网带宽不断变化以及下面列举的一些其它因素的影响,许多设计人员和公司不得不转向倒装芯片技术。其它因素包括: ①减小信号电感——40Gbps(与基板的设计有关);②降低电源/接地电感;③提高信号的完整性;④最佳的热、电性能和最高的可靠性; ⑤减少封装的引脚数量;⑥超出引线键合能力,外围或整个面阵设计的高凸点数量; ⑦当节距接近200μm设计时允许;S片缩小(受焊点限制的芯片);⑧允许BOAC设计,即在有源电路上进行凸点设计。 然而,由于倒装芯片工艺的固有特点使采用倒装芯片工艺制作的封装并非是全密封的,且还要使用刚性凸点。在这一点上,它与采用引线键合将芯片与基板相连接的方法有所不同。许多早期的C4设计都与芯片(热膨胀系数,即Cte约为2.3-2.8ppm)一起组装在陶瓷基板(CTE为7ppm)上。这种设计通常需要底部填料以确保芯片与基板的可靠连接。底部填充的主要作用是弥补芯片与基板之间在功率与/或热循