半导体元件及其制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN110246827A(43)申请公布日2019.09.17(21)申请号201910373366.6(22)申请日2014.12.16(62)分案原申请数据201410781362.92014.12.16(71)申请人旺宏电子股份有限公司地址中国台湾新竹科学工业园区力行路16号(72)发明人李鸿志余旭升(74)专利代理机构中科专利商标代理有限责任公司11021代理人任岩(51)Int.Cl.H01L23/528(2006.01)H01L23/532(2006.01)H01L21/768(2006.01)权利要求书1页说明书5页附图3页(54)发明名称半导体元件及其制造方法(57)摘要本发明公开了一种半导体元件及其制造方法。半导体元件包括基底以及介电层。介电层形成于基底上且与基底接触，介电层中具有多个开口，开口的侧壁具有凹凸轮廓；在介电层的每个开口中均具有势垒层以及导体插塞，势垒层位于开口的侧壁上，导体插塞覆盖势垒层。半导体元件的制造方法，包括：于基底上交替形成多个第一层与至少一第二层；于第一层与第二层中形成多个开口；移除开口的侧壁上的部分第一层，使开口形成为具有凹凸轮廓的侧壁；于开口的侧壁上形成势垒层，以覆盖开口的侧壁；以及于开口中填入导体层，形成导体插塞覆盖于势垒层。本发明可形成侧壁具有凹凸轮廓的接触窗开口，有效地防止移动离子对半导体元件的损害，提升半导体元件的可靠度。CN110246827ACN110246827A权利要求书1/1页1.一种半导体元件，包括：基底；以及介电层，形成于所述基底上且与所述基底接触，所述介电层中具有多个开口，所述开口的侧壁具有凹凸轮廓；其中，在所述介电层的每个开口中，均具有势垒层以及导体插塞，所述势垒层位于所述开口的侧壁上，所述导体插塞覆盖所述势垒层。2.根据权利要求1所述的半导体元件，其中所述介电层包括多个第一层以及至少一第二层，所述第二层夹于两个所述第一层之间，其中所述第一层的材料与所述第二层的材料不同。3.根据权利要求2所述的半导体元件，其中所述介电层包括多个所述第二层，所述第二层与所述第一层相互交替，其中所述第二层相对于所述第一层凸出，而延伸至所述开口中。4.根据权利要求2所述的半导体元件，其中所述第一层包括氧化物、低介电系数介电材料、旋涂材料或其组合，所述第二层包括氮化物、碳化物、氮碳化物、氮氧化物或其组合。5.一种半导体元件的制造方法，包括：于基底上交替形成多个第一层与至少一第二层；于所述第一层与所述第二层中形成多个开口；移除所述开口的侧壁上的部分所述第一层，使所述开口形成为具有凹凸轮廓的侧壁；于所述开口的侧壁上形成势垒层，以覆盖所述开口的侧壁；以及于所述开口中填入导体层，形成导体插塞覆盖于所述势垒层。6.根据权利要求5所述的半导体元件的制造方法，其中于所述第一层与所述第二层中形成所述开口的方法包括等离子体刻蚀法，使用的一射频功率为300瓦～5000瓦，使用的气体包括碳数为1～5的全氟烃、碳数为1～2的氟代烃、O2、Ar、N2的混合气体。7.根据权利要求6所述的半导体元件的制造方法，其中移除所述开口的侧壁上的部分所述第一层，使所述开口形成为具有凹凸轮廓的侧壁的步骤所使用的方法、气体与形成所述开口的步骤所使用的方法、气体相同，但降低所述射频功率，并将O2的流量增加为1.5倍～3倍。8.根据权利要求5所述的半导体元件的制造方法，其中移除所述开口的侧壁上的部分所述第一层的方法包括等向性刻蚀，所述第一层对所述第二层的刻蚀选择比为1.5∶1～100∶1。9.根据权利要求8所述的半导体元件的制造方法，其中所述等向性刻蚀包括等离子体刻蚀法，所述等离子体刻蚀法包括使用远程等离子体，所述远程等离子体使用的气体包括NF3/NH3/H2或HF/H2/NH3气体。10.根据权利要求8所述的半导体元件的制造方法，其中，所述等向性刻蚀包括湿法刻蚀法，所述湿法刻蚀法包括使用稀释氢氟酸或刻蚀缓冲液。2CN110246827A说明书1/5页半导体元件及其制造方法[0001]本申请是分案申请，母案的申请号：201410781362.9，申请日：2014年12月16日，名称：半导体元件及其制造方法。技术领域[0002]本发明是有关于一种半导体元件及其制造方法。背景技术[0003]为了保护半导体元件不受移动离子(mobileion)(例如是Fe、Cu、Al、In、Co)的干扰，会在基底上形成氮化硅层或氧化硅层等膜层。然而，这些保护半导体元件的膜层在形成接触窗等开口时容易受损，并沿着接触窗开口侧壁产生移动离子可以通过的通道，使移动离子扩散至掺杂区域(例如有源区、源极/漏极区等)，进而对半导体元件造成损害。因此，如何降低移动离子对半导体元件可靠度的影响