数字系统设计Verilog第13章-豆柴文库

数字系统设计Verilog第13章.ppt

2024-08-27

10金币

930KB

27页

ys****39

实名认证

内容提供者

1/10

2/10

3/10

4/10

5/10

6/10

7/10

8/10

9/10

10/10

亲，该文档总共27页，到这已经超出免费预览范围，如果喜欢就直接下载吧～

下载提示文本预览

如果您无法下载资料，请参考说明：

1、部分资料下载需要金币，请确保您的账户上有足够的金币

2、已购买过的文档，再次下载不重复扣费

3、资料包下载后请先用软件解压，在使用对应软件打开

相关资料

数字系统设计Verilog第13章.ppt

第13章通信与信号处理设计实例13.1m序列发生器13.2Gold码13.3CRC校验码13.4FSK解调13.5数字过零检测与等精度频率测量13.6QPSK调制器的FPGA实现13.7FIR数字滤波器13.8FPGA信号处理基础及浮点计算实例13.1m序列发生器n为5反馈系数Ci＝(45)8的m序列发生器的原理图（QuartusⅡ）【例13.2】n为5反馈系数Ci分别为(45)8，(67)8，(75)8的m序列发生器13.2Gold码【例13.3】n为5反馈系数Ci分别为(45)8和(57)8的Gold

2024-08-17

602KB

数字系统设计Verilog第13章.ppt

2024-08-27

930KB

verilog数字系统设计教程第6章例题.doc

第六章例题[例1]：用initial块对存储器变量赋初始值initialbeginareg=0;//初始化寄存器aregfor(index=0;index<size;index=index+1)memory[index]=0;//初始化一个memoryend[例2]：用initial语句来生成激励波形initialbegininputs='b000000;//初始时刻为0#10inputs='b011001;（’是英文输入法中的标号）#10inputs='b011011;#10inputs='b01100

2024-09-29

73KB

verilog数字系统设计教程第10章例题.doc

第十章例题moduleadd_4(X,Y,sum,C);input[3:0]X,Y;output[3:0]sum;outputC;assign{C,Sum}=X+Y;endmodule//而16位加法器只需要扩大位数即可，见下例：moduleadd_16(X,Y,sum,C);input[15:0]X,Y;output[15:0]sum;outputC;assign{C,Sum}=X+Y;endmodule快速乘法器常采用网格形式的迭带阵列结构，图10.3示出两个四位二进制数相乘的结构图，//用Veril

2024-08-30

44KB

数字系统设计与VERILOG_HDL_第7章.pdf

2024-09-08

5.6MB