一种雷达信号处理仿真平台及仿真方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN113671456A(43)申请公布日2021.11.19(21)申请号202111091206.6(22)申请日2021.09.17(71)申请人南京国立电子科技有限公司地址210000江苏省南京市栖霞区马群街道马群科技园金马路9号(72)发明人张东洁谢毅国黎强纪要陈爱琪李玉楠潘建华(74)专利代理机构扬州市苏为知识产权代理事务所(普通合伙)32283代理人贾俊伟(51)Int.Cl.G01S7/40(2006.01)权利要求书2页说明书11页附图9页(54)发明名称一种雷达信号处理仿真平台及仿真方法(57)摘要一种雷达信号处理仿真平台及仿真方法。提供了一种能够降低信号干扰、增强通信稳定性的雷达信号处理仿真平台及仿真方法。包括通信连接的雷达显控工作站和信号处理服务器，还包括信号产生传输单元；所述信号产生传输单元包括态势解算单元、信号产生单元、微波单元和数据传输单元；所述数据传输单元包括FPGA1；所述态势解算单元包括DSP和FPGA2；所述信号产生单元包括三个DRFM，记为DRFM1、DRFM2和DRFM3；所述合成器用于将目标信号和杂波信号合成为回波信号并将其输入DRFM2，DRFM2再将回波信号输向FPGA2；所述FPGA2用于将所述雷达信号和所述回波信号发送给FPGA1，所述FPGA1用于将所述雷达信号和所述回波信号发送给所述信号处理服务器。本发明能有效降低信号失真。CN113671456ACN113671456A权利要求书1/2页1.一种雷达信号处理仿真平台，包括通信连接的雷达显控工作站和信号处理服务器，其特征在于，还包括信号产生传输单元；所述信号产生传输单元包括态势解算单元、信号产生单元、微波单元和数据传输单元；所述数据传输单元包括FPGA1；所述态势解算单元包括DSP和FPGA2；所述微波单元包括合成器；所述信号产生单元包括三个DRFM，记为DRFM1、DRFM2和DRFM3；所述DSP用于接收来自雷达显控工作站的工作参数，解算并将其发送给所述FPGA2；所述FPGA2用于将工作参数生成的雷达参数、目标参数和杂波参数分别下发给DRFM1、DRFM2和DRFM3；所述DRFM1用于产生雷达信号，并将其回馈给FPGA2；所述DRFM2用于产生目标信号并将其输入所述合成器，所述DRFM3用于产生杂波信号并将其输入所述合成器；所述合成器用于将目标信号和杂波信号合成为回波信号并将其输入DRFM2，DRFM2再将回波信号输向FPGA2；所述FPGA2用于将所述雷达信号和所述回波信号发送给FPGA1，所述FPGA1用于将所述雷达信号和所述回波信号发送给所述信号处理服务器。2.根据权利要求1所述的一种雷达信号处理仿真平台，其特征在于，所述微波单元上还设有上变频模块，所述上变频模块用于接收所述DRFM1的雷达信号并对其进行上变频处理；所述上变频模块连接有SMA射频接口。3.根据权利要求1所述的一种雷达信号处理仿真平台，其特征在于，所述DRFM包括FPGA、EEPROM、SRAM、D/A转换器、A/D转换器和时钟产生器；所述FPGA用作所述DRFM的主处理器，所述EEPROM和SRAM用于程序和数据存储，所述D/A转换器和A/D转换器分别用于数模转换和模数转换，所述时钟产生器用于产生时钟信号。4.根据权利要求3所述的一种雷达信号处理仿真平台，其特征在于，所述A/D转换器选用ADS5500芯片；所述ADS5500芯片的参考时钟输入电路中，在所述ADS5500芯片的第一级时钟输入端CLKP和第二级时钟输入端CLKM之间串接有可调电阻Rt。5.根据权利要求4所述的一种雷达信号处理仿真平台，其特征在于，所述ADS5500芯片的模拟时钟输入电路包括变压器T1和两个带通滤波器；模拟信号自T1的初级输入，从T1的次级分两路分别输出给两个所述带通滤波器；一个带通滤波器包括电阻R1、电感L1和电容C1，电感L1和电容C1并联连接后，再与电阻R1串联连接；模拟信号从该带通滤波器的电阻R1侧流入，而后输出至ADS5500芯片的INP端口；另一个带通滤波器包括电阻R2、电感L2和电容C2，电感L2和电容C2并联连接后，再与电阻R2串联连接；模拟信号从该带通滤波器的电阻R2侧流入，而后输出至ADS5500芯片的INM端口。6.根据权利要求5所述的一种雷达信号处理仿真平台，其特征在于，两个所述带通滤波器之间还串接有去毛刺滤波器；所述去毛刺滤波器包括依次串接的电阻R3、电容C3和电阻R4，且R3＝R4。2CN113671456A权利要求书2/2页7.根据权利要求6所述的一种雷达信号处理仿真平台，其特征在于，所述模拟时钟输入电路还设有低通滤波器；所述低通滤波器包括电容C4、电容C5和电阻