电路调整方法、装置、电子设备、存储介质及电路.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN113992193A(43)申请公布日2022.01.28(21)申请号202111275866.X(22)申请日2021.10.29(71)申请人上海阵量智能科技有限公司地址200235上海市徐汇区永嘉路698号518室(72)发明人梁新理(74)专利代理机构北京中知恒瑞知识产权代理事务所(普通合伙)11889代理人袁忠林(51)Int.Cl.H03K5/135(2006.01)H03K19/00(2006.01)权利要求书2页说明书12页附图3页(54)发明名称电路调整方法、装置、电子设备、存储介质及电路(57)摘要本公开提供了一种电路调整方法、装置、电子设备、存储介质及电路，该方法包括：确定集成电路中的第一数据通路电路；其中，所述第一数据通路电路中的不同寄存器之间存在目标通路；基于所述第一数据通路电路中目标通路包括的电子元器件的器件延时，在所述第一数据通路电路中插入选取的缓冲器，得到第二数据通路电路，其中，所述第二数据通路电路中的各条目标通路的延时一致；对所述第二数据通路电路进行元器件调整操作，得到调整后的第三数据通路电路；其中，所述第三数据通路电路对应的第一时钟周期小于所述第二数据通路电路对应的第二时钟周期，并且所述第三数据通路电路中，不同输入信号到达同一逻辑器的延时相差第一时钟周期的整数倍。CN113992193ACN113992193A权利要求书1/2页1.一种电路调整方法，其特征在于，包括：确定集成电路中的第一数据通路电路；其中，所述第一数据通路电路中的不同寄存器之间存在目标通路；基于所述第一数据通路电路中目标通路包括的电子元器件的器件延时，在所述第一数据通路电路中插入选取的缓冲器，得到第二数据通路电路，其中，所述第二数据通路电路中的各条目标通路的延时一致；对所述第二数据通路电路进行元器件调整操作，得到调整后的第三数据通路电路；其中，所述第三数据通路电路对应的第一时钟周期小于所述第二数据通路电路对应的第二时钟周期，并且所述第三数据通路电路中，不同输入信号到达同一逻辑器的延时相差第一时钟周期的整数倍。2.根据权利要求1所述的方法，其特征在于，所述基于所述第一数据通路电路中目标通路包括的电子元器件的器件延时，在所述第一数据通路电路中插入选取的缓冲器，得到第二数据通路电路，包括：基于所述第一数据通路电路中目标通路包括的电子元器件的器件延时，确定所述第一数据通路电路中目标通路对应的通路延时；将所述第一数据通路电路中各个目标通路分别对应的所述通路延时中的最大延时作为目标延时；基于所述目标延时、以及所述第一数据通路电路中目标通路包括的寄存器至逻辑器之间的中间延时，在所述第一数据通路电路中插入选取的缓冲器，得到第二数据通路电路。3.根据权利要求1或2所述的方法，其特征在于，在所述第一数据通路电路的输入端口与第一寄存器之间存在第一缓冲器，以及在所述第一数据通路电路的第二寄存器与输出端口之间存在第二缓冲器的情况下，在得到第二数据通路之后，所述方法还包括：将所述第一数据通路电路中各个所述目标通路分别对应的所述通路延时中的最大延时作为目标延时；选取器件延时与所述目标延时匹配的第一待替换元器件和第二待替换元器件，并将所述第二数据通路中的所述第一缓冲器替换为所述第一待替换元器件、和将所述第二缓冲器替换为所述第二待替换元器件，得到中间数据通路电路；所述对所述第二数据通路电路进行元器件调整操作，包括：对所述中间数据通路电路进行元器件调整操作。4.根据权利要求1～3任一所述的方法，其特征在于，所述对所述第二数据通路电路进行元器件调整操作，得到调整后的第三数据通路电路，包括：对所述第二数据通路电路进行以下至少一种元器件调整操作：元器件替换、元器件删减、元器件增加，得到调整后的第三数据通路电路。5.根据权利要求1～4任一所述的方法，其特征在于，在所述第三数据通路电路的第三寄存器与输出端口之间存在第三缓冲器的情况下，在得到第三数据通路电路之后，所述方法还包括：选取器件延时与所述第二时钟周期匹配的第三待替换元器件，并将所述第三缓冲器替换为所述第三待替换元器件，得到第四数据通路电路。6.根据权利要求1～5任一所述的方法，其特征在于，在确定集成电路中的第一数据通2CN113992193A权利要求书2/2页路电路之前，所述方法还包括：利用整数线性规划方法，对所述集成电路中的每个电子元器件的初始器件延时进行整数化处理，得到每个电子元器件对应的整数倍目标单位的器件延时。7.一种电路调整装置，其特征在于，包括：确定模块，用于确定集成电路中的第一数据通路电路；其中，所述第一数据通路电路中的不同寄存器之间存在目标通路；第一调整模块，用于基于所述第一数据通路电路中目标通路包括的电子元器件的器件