一种芯片降功耗设计方法及芯片.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN114116600A(43)申请公布日2022.03.01(21)申请号202111278733.8(22)申请日2021.10.31(71)申请人山东云海国创云计算装备产业创新中心有限公司地址250001山东省济南市自由贸易试验区济南片区浪潮路1036号浪潮科技园S01楼35层(72)发明人张青(74)专利代理机构北京集佳知识产权代理有限公司11227代理人王晓芬(51)Int.Cl.G06F15/80(2006.01)权利要求书2页说明书7页附图2页(54)发明名称一种芯片降功耗设计方法及芯片(57)摘要本发明公开了一种芯片降功耗设计方法及芯片，从芯片上所设计的移位寄存器链组中确定预用存储器替换的目标移位寄存器链组；将目标移位寄存器链组内各目标移位寄存器链的数字输入信号和数字输出信号相应作为存储器的数字输入信号和数字输出信号，并将目标移位寄存器链组的使能信号作为存储器的使能信号；根据目标移位寄存器链组的寄存器链深度，构建存储器的地址信号；根据目标移位寄存器链组内各寄存器的存储初值，构建存储器的存储初值；将构建好输入输出信号、使能信号、地址信号及存储初值的存储器替换目标移位寄存器链组。可见，本申请可使用存储器代替芯片上所设计的移位寄存器链组，从而大幅减少了芯片的动态功耗，且减少了芯片的占用面积。CN114116600ACN114116600A权利要求书1/2页1.一种芯片降功耗设计方法，其特征在于，包括：从芯片上所设计的移位寄存器链组中确定预用存储器替换的目标移位寄存器链组；其中，同一所述移位寄存器链组内各移位寄存器链分别用于存储同一数据中的不同比特位；将所述目标移位寄存器链组内各目标移位寄存器链的数字输入信号和数字输出信号相应作为所述存储器的数字输入信号和数字输出信号，并将所述目标移位寄存器链组的使能信号作为所述存储器的使能信号；根据所述目标移位寄存器链组的寄存器链深度，构建所述存储器的地址信号；根据所述目标移位寄存器链组内各寄存器的存储初值，构建所述存储器的存储初值；将构建好输入输出信号、使能信号、地址信号及存储初值的所述存储器替换所述目标移位寄存器链组。2.如权利要求1所述的芯片降功耗设计方法，其特征在于，从芯片上所设计的移位寄存器链组中确定预用存储器替换的目标移位寄存器链组，包括：判断芯片上所设计的第一移位寄存器链组内各寄存器的控制信号是否都相同，且所述第一移位寄存器链组内各寄存器的类型是否都相同；其中，所述第一移位寄存器链组为任一所述移位寄存器链组；若判断结果均为是，则确定所述第一移位寄存器链组为预用存储器替换的目标移位寄存器链组；若判断结果中存在否的情况，则确定所述第一移位寄存器链组不为预用存储器替换的目标移位寄存器链组。3.如权利要求2所述的芯片降功耗设计方法，其特征在于，判断所述第一移位寄存器链组内各寄存器的类型是否都相同，包括：判断所述第一移位寄存器链组内各寄存器是否均为同步寄存器或异步寄存器；若是，则确定所述第一移位寄存器链组内各寄存器的类型都相同；若否，则确定所述第一移位寄存器链组内各寄存器的类型不都相同。4.如权利要求1所述的芯片降功耗设计方法，其特征在于，将所述目标移位寄存器链组内各目标移位寄存器链的数字输入信号和数字输出信号相应作为所述存储器的数字输入信号和数字输出信号，包括：根据所述目标移位寄存器链组内各目标移位寄存器链的数字输入信号DI[0]至DI[N]，得到所述存储器的数据输入信号DI[N:0]；其中，DI[M]为所述目标移位寄存器链组内第M+1个目标移位寄存器链的数字输入信号；0≤M≤N且M为整数；N＝所述目标移位寄存器链组内目标移位寄存器链的总数量‑1；根据所述目标移位寄存器链组内各目标移位寄存器链的数字输出信号DO[0]至DO[N]，得到所述存储器的数据输出信号DO[N:0]；其中，DO[M]为所述目标移位寄存器链组内第M+1个目标移位寄存器链的数字输出信号。5.如权利要求1‑4任一项所述的芯片降功耗设计方法，其特征在于，根据所述目标移位寄存器链组的寄存器链深度，构建所述存储器的地址信号，包括：根据所述目标移位寄存器链组的寄存器链深度，确定所述存储器的存储单元数量；其中，所述存储单元数量≥所述寄存器链深度；根据所述存储器的存储单元数量，构建表征所述存储器的存储单元地址的地址信号。2CN114116600A权利要求书2/2页6.如权利要求5所述的芯片降功耗设计方法，其特征在于，根据所述目标移位寄存器链组的寄存器链深度，确定所述存储器的存储单元数量；根据所述存储器的存储单元数量，构建表征所述存储器的存储单元地址的地址信号，包括：根据预设地址位宽计算关系式width＝ceil(log2depth)计算所述存储器的地