封装结构及其制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN114334912A(43)申请公布日2022.04.12(21)申请号202011047601.X(22)申请日2020.09.29(71)申请人欣兴电子股份有限公司地址中国台湾桃园市(72)发明人杨凯铭彭家瑜刘汉诚(74)专利代理机构北京市浩天知识产权代理事务所(普通合伙)11276代理人周华宁(51)Int.Cl.H01L23/552(2006.01)H01L23/31(2006.01)H01L21/56(2006.01)权利要求书3页说明书10页附图11页(54)发明名称封装结构及其制造方法(57)摘要一种封装结构及其制造方法，包括芯片、重布线路结构、成型模料结构以及电磁干扰遮蔽结构。所述重布线路结构设置在所述芯片上并形成电性连接。所述成型模料结构环绕所述芯片以及所述重布线路结构的外围设置。所述电磁干扰遮蔽结构环绕所述成型模料结构的外围设置。通过所述成型模料结构环绕所述芯片以及所述重布线路结构的外围设置，以提供对结构的多面保护及强化。通过所述电磁干扰遮蔽结构环绕所述成型模料结构的外围设置，以提供对所述芯片以及所述重布线路结构的多面电磁干扰防护。借此达到提升结构强度以及使用可靠性、稳定性的目的。CN114334912ACN114334912A权利要求书1/3页1.一种封装结构，其特征在于，所述封装结构包括：芯片；重布线路结构，设置在所述芯片上并形成电性连接；成型模料结构，设置在所述芯片以及所述重布线路结构的外围；电磁干扰遮蔽结构，设置在所述成型模料结构的外围。2.根据权利要求1所述的封装结构，其特征在于，所述成型模料结构包括：第一成型模料层，设置在所述芯片的多个外侧面以及所述重布线路结构的多个外侧面上；第二成型模料层，设置在所述芯片的底面上，且与所述第一成型模料层相连接。3.根据权利要求2所述的封装结构，其特征在于，所述电磁干扰遮蔽结构包括第一电磁干扰遮蔽层，设置在所述第一成型模料层的多个外侧面、所述第二成型模料层的多个外侧面以及底面。4.根据权利要求1所述的封装结构，其特征在于，所述成型模料结构包括第一成型模料层，所述第一成型模料层设置在所述芯片的多个外侧面以及所述重布线路结构的多个外侧面上；所述电磁干扰遮蔽结构包括第一电磁干扰遮蔽层，设置在所述第一成型模料层的多个外侧面。5.根据权利要求3所述的封装结构，其特征在于，所述第二成型模料层的底面进一步设置多个凹槽，所述第一电磁干扰遮蔽层填满所述多个凹槽。6.根据权利要求3所述的封装结构，其特征在于，所述第二成型模料层上进一步设置贯穿所述第二成型模料层的多个开孔，所述第一电磁干扰遮蔽层填满所述多个开孔并与所述芯片的底面连接。7.根据权利要求1所述的封装结构，其特征在于，所述成型模料结构包括：第一成型模料层，设置在所述芯片的多个外侧面以及所述重布线路结构的多个外侧面以及顶面上，且设置在所述重布线路结构的顶面上的电连接层部分外露所述第一成型模料层；第二成型模料层，设置在所述芯片的底面上，所述第二成型模料层与所述第一成型模料层相连接。8.根据权利要求7所述的封装结构，其特征在于，所述电磁干扰遮蔽结构包括第一电磁干扰遮蔽层，设置在所述第一成型模料层的多个外侧面、所述第二成型模料层的多个外侧面以及底面。9.根据权利要求8所述的封装结构，其特征在于，所述第二成型模料层上进一步设置多个凹槽，所述第一电磁干扰遮蔽层填满所述多个凹槽。10.根据权利要求8所述的封装结构，其特征在于，所述第二成型模料层上进一步设置贯穿所述第二成型模料层的多个开孔，所述第一电磁干扰遮蔽层填满所述多个开孔并与所述芯片连接。11.根据权利要求7所述的封装结构，其特征在于，所述电磁干扰遮蔽结构包括：第一电磁干扰遮蔽层，设置在所述第一成型模料层的多个外侧面、所述第二成型模料层的多个外侧面以及底面；第二电磁干扰遮蔽层，设置在所述重布线路结构的顶面的第一成型模料层上，且与外2CN114334912A权利要求书2/3页露的电连接层相隔设置。12.根据权利要求11所述的封装结构，其特征在于，所述第二成型模料层上进一步设置多个凹槽，所述第一电磁干扰遮蔽层填满所述多个凹槽。13.根据权利要求11所述的封装结构，其特征在于，所述第二成型模料层上进一步设置贯穿所述第二成型模料层的多个开孔，所述第一电磁干扰遮蔽层填满所述多个开孔并与所述芯片的底面连接。14.一种封装结构的制造方法，其特征在于，所述制造方法包括以下步骤：提供一个以上的晶圆；在所述晶圆的顶面上形成重布线路结构；在所述晶圆及对应的重布线路结构上形成多个第一切割沟槽，以形成设有对应的重布线路结构的多个芯片；在所述晶圆及对应的重布线路结构上和对应的第一切割沟槽内形成成型模料结构中的第一成型模料层；从所述晶