一种基于FPGA的数据处理方法、装置、设备及介质.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN114969851A(43)申请公布日2022.08.30(21)申请号202210609566.9(22)申请日2022.05.31(71)申请人浪潮电子信息产业股份有限公司地址250101山东省济南市高新区浪潮路1036号(72)发明人张静东王江为阚宏伟郝锐(74)专利代理机构北京集佳知识产权代理有限公司11227专利代理师张艺(51)Int.Cl.G06F21/76(2013.01)G06F21/60(2013.01)权利要求书3页说明书11页附图5页(54)发明名称一种基于FPGA的数据处理方法、装置、设备及介质(57)摘要本申请公开了一种基于FPGA的数据处理方法、装置、设备及介质，涉及计算机技术领域，所述方法包括：将从服务器主板中获取的加密后的指令以及数据保存至FPGA数据处理板本地的第一内存空间中；基于指令的配置信息和数据的存储信息确定出目标微核，并通过目标微核从第一内存空间中读取数据以及指令，在对读取到的数据以及指令进行解密后，利用指令对数据进行处理；对相应的处理结果进行加密后保存至FPGA数据处理板本地的第二内存空间中。可见，本申请中数据、指令以及处理结果均以加密的方式在服务器主板与FPGA数据处理板之间进行传输，降低了数据泄露风险，由此保证了数据的安全性，此外，本申请将加解密任务卸载至FPGA数据处理板上，降低了CPU的负载率。CN114969851ACN114969851A权利要求书1/3页1.一种基于FPGA的数据处理方法，其特征在于，应用于FPGA数据处理板，所述FPGA数据处理板安装于服务器节点，并与所述服务器节点中的服务器主板建立通信连接，所述方法包括：从所述服务器主板中获取加密后的待执行应用程序指令以及待处理数据，并将所述待执行应用程序指令以及所述待处理数据保存至所述FPGA数据处理板本地的第一内存空间中；基于环形缓冲队列中预先保存的所述待执行应用程序指令的配置信息和所述待处理数据的存储信息从RISC微核阵列中确定出目标微核，并通过所述目标微核从所述第一内存空间中读取所述待处理数据以及所述待执行应用程序指令，并在对读取到的所述待处理数据以及待执行应用程序指令进行解密后，利用所述待执行应用程序指令对所述待处理数据进行处理；对相应的处理结果进行加密后保存至所述FPGA数据处理板本地的第二内存空间中，并将相应的处理完成信息保存至所述FPGA数据处理板本地的第一队列中。2.根据权利要求1所述的基于FPGA的数据处理方法，其特征在于，所述从所述服务器主板中获取加密后的待执行应用程序指令以及待处理数据之前，还包括：通过本地主机与所述FPGA数据处理板确定目标加密算法以及相应的密钥，并通过所述目标加密算法对所述待执行应用程序指令以及所述待处理数据进行加密；或，通过虚拟机与所述FPGA数据处理板确定目标加密算法以及相应的密钥，并通过所述目标加密算法对所述待执行应用程序指令以及所述待处理数据进行加密。3.根据权利要求2所述的基于FPGA的数据处理方法，其特征在于，所述基于环形缓冲队列中预先保存的所述待执行应用程序指令的配置信息和所述待处理数据的存储信息从RISC微核阵列中确定出目标微核之前，还包括：基于所述目标算法对所述待执行应用程序指令的配置信息和所述待处理数据的存储信息进行加密，并将加密后的所述待执行应用程序指令的配置信息和所述待处理数据的存储信息保存至所述环形缓冲队列中。4.根据权利要求3所述的基于FPGA的数据处理方法，其特征在于，所述基于环形缓冲队列中预先保存的所述待执行应用程序指令的配置信息和所述待处理数据的存储信息从RISC微核阵列中确定出目标微核，包括当检测到所述环形缓冲队列为非空队列，则利用指令调度引擎从所述环形缓冲队列中读取所述待执行应用程序指令的配置信息和所述待处理数据的存储信息；利用所述FPGA数据处理板内的解密模块对所述待执行应用程序指令的配置信息所述待处理数据的存储信息进行解密，得到解密后的所述待执行应用程序指令的配置信息以及所述待处理数据的存储信息；通过RISC‑V调度模块，基于解密后的所述待执行应用程序指令的配置信息和所述待处理数据的存储信息，从所述RISC微核阵列中确定出目标微核。5.根据权利要求4所述的基于FPGA的数据处理方法，其特征在于，还包括：当所述指令调度引擎从所述环形缓冲队列中读取的配置信息以及存储信息满足预设指标，则对所述环形缓冲队列进行更新，以释放所述环形缓冲队列中的缓存空间。6.根据权利要求4所述的基于FPGA的数据处理方法，其特征在于，所述基于解密后的所2CN114969851A权利要求书2/3页述待执行应用程序指令的配置信息和所述待处理数据的存储信息，从所述RISC微核阵列中确定出目标微核，包括