预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共47页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN111564467A(43)申请公布日2020.08.21(21)申请号202010314202.9H01L41/297(2013.01)(22)申请日2020.04.20(71)申请人苏州汉天下电子有限公司地址215123江苏省苏州市苏州工业园区金鸡湖大道99号苏州纳米城西北区20幢208室(72)发明人吴明唐兆云杨清华赖志国王家友(74)专利代理机构北京蓝智辉煌知识产权代理事务所(普通合伙)11345代理人陈红陈轶兰(51)Int.Cl.H01L27/20(2006.01)H01L41/047(2006.01)H01L41/113(2006.01)权利要求书2页说明书9页附图35页(54)发明名称兼容CMOS工艺的体声波谐振器及其制造方法(57)摘要一种兼容CMOS工艺的体声波谐振器及其制造方法,该谐振器包括:压电膜阵列,包括在衬底与盖帽层之间的多个压电膜,垂直方向上相邻压电膜之间、压电膜与盖帽层之间以及压电膜与衬底之间具有多个第一空腔,水平第一方向上相邻压电膜之间具有共用的第二空腔,水平第二方向上相邻压电膜之间具有共用的第三空腔;多个电极层,至少覆盖每个压电膜的顶面和底面;多个电极互连层,沿第三空腔侧面连接压电膜底面的电极层;驱动晶体管位于盖帽层中,漏极电连接顶部压电膜的顶部电极层;驱动晶体管的源极和漏极上具有欧姆接触层。本发明采用CMOS兼容工艺,并通过离子深注入形成电连接压电膜顶部电极的驱动电路,减小了封装体积,降低了界面电阻。CN111564467ACN111564467A权利要求书1/2页1.一种兼容CMOS工艺的体声波(BAW)谐振器,包括:压电膜阵列,包括在芯片的衬底与上方盖帽层之间的多个压电膜,垂直方向上相邻压电膜之间、压电膜与盖帽层之间以及压电膜与衬底之间具有多个第一空腔,水平的第一方向上相邻压电膜之间具有共用的第二空腔,水平的第二方向上相邻压电膜之间具有共用的第三空腔;多个电极层,至少覆盖每个压电膜的顶面和底面;多个电极互连层,沿第三空腔侧面连接压电膜底面的电极层;驱动晶体管,位于盖帽层中,驱动晶体管的漏极电连接顶部压电膜的顶部电极层;其中,驱动晶体管的源极和漏极上具有欧姆接触层。2.根据权利要求1的兼容CMOS工艺的BAW谐振器,其中,每个第一空腔与共用的第三空腔之间具有电极层、第一隔离层和电极互连层;任选地,电极层和第二隔离层包围每个第一空腔;任选地,驱动晶体管之上进一步具有层间介质层以及层间介质层中的接触塞,优选地,层间介质层之上具有金属间介质层以及再布线层,优选地,层间介质层深入第二、第三空腔的深度小于等于盖帽层厚度的1/3。3.根据权利要求1或2的兼容CMOS工艺的BAW谐振器,其中,衬底和/或盖帽层材料选自体Si、绝缘体上硅(SOI)、体Ge、GeOI、GaN、GaAs、SiC、InP、GaP,并优选地衬底与盖帽层材料相同;任选地,电极层和/或电极互连层材料为选自Mo、W、Ru、Al、Cu、Ti、Ta、In、Zn、Zr、Fe、Mg的金属单质、这些金属的合金、这些金属的导电氧化物或导电氮化物、以及其任意组合;任选地,压电膜的材料为ZnO、AlN、BST、BT、PZT、PBLN、PT;任选地,第一隔离层和/或第二隔离层的材料为SiOx、SiOC、SiOC、SiOF、SiFC、BSG、PSG、PBSG或其任意组合,并优选地第一隔离层和第二隔离层材料相同;任选地,欧姆接触层为金属硅化物或金属锗化物;任选地,层间介质层为低k材料。4.一种兼容CMOS工艺的体声波(BAW)谐振器制造方法,包括以下步骤:在衬底上形成交替层叠的多个牺牲层和多个压电层;在顶部的牺牲层上形成盖帽层,并在盖帽层上形成硬掩模;依次刻蚀前述各个层直至暴露衬底,形成沿第一方向延伸的多个第一开口;在每个开口中形成第一隔离层;刻蚀直至暴露衬底,形成沿第二方向延伸的多个第二开口;通过第二开口去除多个牺牲层,留下的相邻压电层之间、压电层与盖帽层之间、以及压电层与衬底之间具有多个第一空腔;通过第二开口至少在压电层的顶面和底面形成多个电极层;在第一开口中形成连接压电层底部电极的电极互连层;在盖帽层中形成驱动晶体管,其中驱动晶体管的漏极电连接顶部压电层的顶部电极层;在驱动晶体管的源/漏极上形成欧姆接触层。5.根据权利要求4的兼容CMOS工艺的BAW谐振器制造方法,其中,在每个第一空腔与共用的第三空腔之间形成电极层、第一隔离层和电极互连层;任选地,形成电极层和第二隔离层包围每个第一空腔;任选地,驱动晶体管之上进一步形成层间介质层以及层间介质层中的接触塞,进一步优选地,层间介质层之上形成金属间介质层以及再布线层,优选地,层间2CN111564467A权利要求书2/2页介质层深